This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1086816/am3505-clarification-of-am35x-technical-reference-manual
我们正在使用 am3505处理器上的 CCDC 接口。
控制寄存器： control_Devconf2位 VPFE_pclk_inver_en 具有以下描述：
0不要反转包
1 反向皮克
我的问题是设置为0 是在皮克的上升边缘还是下降边缘采样 CCDC 数据？
保罗
数据将在另一个边缘作为样本。 但是，我正在检查数据在哪个边缘被捕获，而不是被反转。
很抱歉要保持密集，但我可以用澄清另一边的样本是什么意思。
PaulM 感谢您关注此项目
如果 VPFE 使用 PLCLK 的下缘捕获数据，则设置 VPFE_pclk_INAL_RELIE_en 将意味着 VPFE 随后将使用 PCLK 的下缘捕获数据，即相反边缘。 我还不知道的是，VPFE 本机使用 PCLK 的哪条边缘来捕获数据。
我找不到明确的答案。 但是，我确实找到了以下有关 VPFE_pclk_invere_en 位的语句：
“有一个选项可以在内部反转此时钟，以支持传感器，这些传感器在负时钟边缘上启动数据”
这意味 着当 VPFE_pclk_INvere_en 为“0”时，IP 期望传感器在上升时钟边缘启动数据，并由 IP 使用下降时钟边缘捕获数据。 因此，将 VPFE_pclk_INAL_REvere_en 设置为“1”以反转 PCLK (内部)， 则意味着数据将被捕获到外部 PCLK 的上升边缘。
非常感谢你的帮助。 这条声明在哪里找到。 我是否错过了技术参考手册或数据表中的内容？ 是否可以获得找到它的文档？
再次感谢你的帮助。
该声明采用了内部设计规范。
