[参考译文] DRA821U：如何单独复位内核/Linux？

尊敬的 Keerty。

感谢您的回答。

这是客户的请求。是否可以从硬件角度满足要求？

假设 RESET_REQz (热复位请求)不会复位 DDR 控制器、也不会复位由主 R5F 控制的其他控制器、主 R5F 将继续正常工作。 我想知道它是否合理。

对于 DDR 控制器、其功能时钟来自 PLL12、ICLK 来自 PLL0。 RST 来自 LPSC15。

如 TRM 中所述、PLL0和 PLL12可被旁路掉。

对于 LPSC15、似乎可以将其配置为复位隔离。

基于上述内容、当  RESET_REQz (热复位请求)时、似乎可以绕过 DDR 控制器、对吧？ 请帮助纠正我的问题。

2.我们不需要考虑 MSMC 控制器，因为即使 DDR 被重新放置，它也不会对 DDR 产生影响。对吗？

3.对于由主 R5F 控制的其他 IP，例如 MCAN0，是否可以配置为复位隔离。对吧？

4、还有没有什么遗漏的东西呢？

非常感谢！

Yong

Yong、

假设 Linux 正在运行并且出现问题。 您是否会面临所有存储器可疑的风险？  

如果您要重置主域(即不是 MCU)、那么为什么不能将 PORz 引脚置为有效或使用软件从 POR_RST_CTRL 生成 PORz？

Kevin

尊敬的 Kevin：

因为"您不会使所有存储器都可疑吗？  "、您是否意味着 DDR 中的所有数据都不可信？  

客户希望在 A72内核发生异常并被其他内核复位期间保持主 R5F 内核正常运行、例如、在所有 SOC 范围内进行诊断的 MCU R5F 内核。

非常感谢！

Yong

Yong、

假设 您的其中一个内核中存在错误。 该软件有什么作用？ 在这种情况下、我认为 您必须假设您的存储器无效。

如果您正在寻找一种仅从 MCU R5F 复位 A72的方法、则需要向 A72发出 PRCM 复位。 我尚未执行此操作、但 J721E TRM 第5.2.2.2.1.7节 PSC 中介绍了一种方法：A72SS、MSMC、MCU Cortex-R5F、C71SS0和 C66SS 子系统上电和断电序列。

Kevin