• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 389 次查看
  • 用户 0 名在线用户
选项
选项

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PROCESSOR-SDK-J721E：如何更改 DDR 访问 QoS 以使 A72优先于 R5F、C66、C71等其他内核

admin
Guru**** 2037690 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1065010/processor-sdk-j721e-how-to-change-ddr-access-qos-to-give-priority-to-a72-over-other-cores-like-r5f-c66-c71

器件型号：PROCESSOR-SDK-J721E

我们的软件主要构建于 a72之上。 如果 tda4中的所有内核 都获得了其在 DDR 带宽中的"公平"份额、则会降低 a72的执行速度。 这种情况会使我们的软件异常工作。

是否有办法 将 A72优先于 R5F、C66、C71等其他内核？

谢谢。

  • 0
    TI__Guru**** 2037690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Chen、

    嗯、我们可以为 A72+C7x 提供比其他内核更高的优先级。 有关更多信息、请参阅 TRM/Datasheet 中的"3.3.2服务质量(QoS)"部分。

    此致、

    Brijesh

  • 0
    TI__Guru**** 2037690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Jadav。 我们已阅读 "3.3.2服务质量(QoS)"、但有关如何修改相关寄存器的信息不足。 你有示例吗？

  • 0
    TI__Guru**** 2037690 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    是的、您可以参阅文件 ti-processor-sdk-rtos-j721e-evm-08_00_00_12\pdk_jacinto_08_00_00_37\packages/ti\boot\sbl\soc \K3\sbL_qos.c 中的 pdk-sbl 示例 这将为许多主设备设置 QoS 参数。  

    此致、

    Brijesh