请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM6526 您好！
我的客户对缓存有疑问、需要建议。
他们使用的是 AM6526，并且通过其板上的 PCIe 连接到 ASIC。 在其应用中，他们正在考虑通过使用 AM65xx 上的 UDMA (NAVSS)获取 ASIC 上 SRAM 中的数据，将其传输到与 AM65xx 连接的 DDR 并使用它。
ASIC 上的 SRAM --(PCIe)->AM65x->DDR <--上的 UDMA (MPU 在 DDR 上使用此传输数据)
在这种情况下、他们认为有必要使 AM6526缓存无效、因为 UDMA 重写 DDR、因此他们认为它将与 Arm 内核的缓存不一致。
您能告诉他们在 DMA 传输后使缓存无效并将 DDR 数据反映到缓存中的过程吗？ 请与他们分享任何示例代码和文档。
此致、
Hideaki
