主题中讨论的其他器件： DRA821
感谢您的合作。
现在、我将为下一个产品选择 CPU、我将评估 DRA821U 的 A72内核性能(主要是具有和不具有 SRAM 和 DDR 高速缓存的执行/访问速度)。
但是、我遇到了问题、因为我无法构建调试环境。
所用的 H/W 如下。
- Jacinto7 J7200 (DRA821) EVM
J7200模块上系统(SOM)板
Jacinto7通用处理器板(CPB)
设置为 Noboot 模式。
使用的 S/W 如下。
- CCS10.4.0.00006_win64
- ti-processor-sdk-rtos-j7200-evm-08_00_00_12
- ti-processor-sdk-rtos-j7200-evm-08_00_00_12-windows_codegen_tools
过程
-通过"TDAx 驾驶员辅助 SoC 和 Jacinto DRAx 信息娱乐系统 SoC"检查来安装 CCS。
-使用"Board on Device"="Texas Instruments XDS110 USB debug probe"连接 CCS 目标配置。
-选择"EVM_J7200"板。(因为没有 Jacinto7 VCL)
-加载".. \. \ emulation \ GEL \ J7200_DRA821 \ J7VCL_SI.GEL "到目标配置文件的[详细设置]选项卡上的 DMSC_Cortex_M3_0中。
-根据环境编辑 launch.js 脚本。(附件)
-使用目标配置的"启动选定配置"启动目标配置。
问题1.
当 loadSciserverFlag 设置为1时加载 launch.js 脚本、会发生以下错误。
"评估 GEL_Load 时出错(" C：/TI/pdk_j7200_08_00_00_37/packages/ti/drv/sciclient/tools/ccsLoadDmsc/j7200/sciserver_testapp_mcu1_0_release.xer5f)"：加载文件时遇到问题：C：/ TI / pdk_j7ti / drv / sciclient/tools / ccsLoadDmsc / j7200 / sciserver_testapp_mcu1_0_release.xer5f "
查看文件夹、可以看到有一个0字节 sciserver_testapp_mcu1_0_release.xer5f。
原因是什么？
是否需要将 loadSciserFlag 设置为1以评估 A72内核？
问题2.
当 loadSciserverFlag 设置为0时、launch.js 脚本将正常加载、但即使 CortexA72_0_0和 CortexA72_0_1都是连接的目标、也无法加载程序。
这是否是问题1的原因？
或者是否还有其他问题？
谢谢你。
