• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 180 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[FAQ] [参考译文] [常见问题解答] TDA4VM：在7.3/8.0 SDK 上如何将 DDR 速度降低到3733MTS

admin
Guru**** 2532620 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1028163/faq-tda4vm-on-7-3-8-0-sdk-how-to-reduce-ddr-speed-to-3733-mts

器件型号：TDA4VM

默认情况下、7.3/8.0 SDK 支持4266MTS 的 DDR 速度。 如何将其降低至3733MTS？

  • 0
    TI__Guru**** 2532620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    SDK 7.3：将频率更改为3733MTS

    在  7.3 SDK 中、DDR 频率增加到4266MTS。

    请找到以下 zip 文件、其中 DDR 频率降至3733MTS。 解压缩 4个映像并尝试引导。

    e2e.ti.com/.../8358.3_2D00_ddr_2D00_reduced_2D00_freq_2D00_3733.zip

    供参考：仅当您想在设置中重新创建上述文件时、请在7.3 SDK 上执行以下操作、否则以上 zip 文件验证就足够了。 

    cd $PSDKLA_PATH/board-support/u-boot-2020.01+gitAUTOINC+2781231a33-g2781231a3
git revert eea73800730b3d9125f5c12a629db2f88e566b71
cd ../..
make u-boot
cp board-support/u-boot_build/a72/tispl.bin board-support/u-boot_build/a72/u-boot.img board-support/u-boot_build/r5/tiboot3.bin /media/$user/boot
sync


    验证频率变化的步骤：

    引导至内核。 使用 k3conf 工具检查 DDR 频率：以下命令：

    k3conf 转储时钟47


    |---------------------------------------------------------------- |
    |版本信息|
    |---------------------------------------------------------------- |
    |------------------------------------------------------------------ |
    |器件 ID |时钟 ID |时钟名称|状态|时钟频率|
    |------------------------------------------------------------------ |
    | 47 | 0 | DEV_DDR0_DDRSS_VBUS_CLK | CLK_State_Ready | 1000000000 |
    | 47 | 1 | DEV_DDR0_PLL_CTRL_CLK | CLK_State_ready | 500000000 |
    | 47 | 2 | DEV_DDR0_DDRSS_DDR_PLL_CLK | CLK_State_Ready | 933000000 |

    实际的 DDR 速度为  DEV_DDR0_DDRSS_DDR_PLL_CLK * 4。  因此、如果您使用了附加的二进制文件、您应该会看到
    933 * 4 = 3733MTS。

    SDK 8.0：将频率更改为3733MTS

    在  7.3 SDK 中、DDR 频率增加到4266MTS。

    请找到以下 zip 文件、其中 DDR 频率降至3733MTS。 解压缩 4个映像并尝试引导。

    e2e.ti.com/.../sdk8_2D00_0_2D00_3733_2D00_ddr.zip

    供参考：仅当您想在设置中重新创建上述文件时、请在8.0SDK 上执行以下操作、否则以上 zip 文件验证就足够了。

    请恢复3次提交： 

    cd $PSDKLA_PATH/board-support/u-boot-2021.01+gitAUTOINC+53e79d0e89-g53e79d0e89
git revert 2f21e5b897755334d9a4f2aaacd6945dd2f99cd4
git revert de779d94c7f2b66f0506f44bfc78c2a3e000ecc5
git revert 88f9f21f7ad78a80d1375ee2e7b71ac3ab261b6c
cd ../..
make u-boot
cp board-support/u-boot_build/a72/tispl.bin board-support/u-boot_build/a72/u-boot.img board-support/u-boot_build/r5/tiboot3.bin /media/$user/boot
sync

    此致、
    基尔西