我在 设计中使用 AM5718AABCX、我对 RGMII 有疑问。 我完成了 PCB 布局、并使用 Altium 中的延迟时序值与 RGMII TX 和 RX 线路紧密匹配。 列出了这些数字：
| 电阻器 | 之后 | 以 PS 为单位的总延迟 | ||
| ETH_TXCLK | 24.57. | 455.772 | 480.342 | |
| ETH_TXCTRL | 20.051. | 459.727. | 479.778 | |
| ETH_TXD3 | 20.055. | 459.916 | 479.971 | |
| ETH_TXD2 | 20.548 | 460.141. | 480.689 | |
| ETH_TXD1 | 15.479 | 464.644. | 480.123 | |
| ETH_TXD0 | 25.318 | 455.064 | 480.382 | |
| ETH_RXCLK | 8.8431. | 416. | 424.843 | |
| ETH_RXCTRL | 24.294 | 400.483 | 424.777 | |
| ETH_RXD3 | 8.8431. | 416.107. | 424.95 | |
| ETH_RXD2 | 8.8431. | 416.277 | 425.12. | |
| ETH_RXD1 | 8.8431. | 416.125. | 424.968 | |
| ETH_RXD0 | 8.8431. | 416.085 | 424.928 |
我本来希望 PHY 有很短的时序、但以太网 PHY 需要有一个延迟才能获得更高的传输速度。
| RX 延迟 | TX 延迟 | 链接是否有效？ | TX 速率 | RX 速率 |
| 2.25ns | 0.25ns | 是(默认) | 750Mbit/s | 708Mbit/s |
| 2.25ns | 1.5ns | 是的 | 660Mbit/s | 665Mbit/s |
| 2.25ns | 1.75ns | 否 | 不适用 | 不适用 |
| 2.25ns | 2.00ns | 否 | 不适用 | 不适用 |
| 2.00ns | 1.5ns | 是的 | 700Mbit/s | 707Mbit/s |
AM518 RMGII 是否与 RGMII 规范的2.0版兼容？ 即无需 PCB 迹线延迟。 如果没有、我需要在 AM5718的 RGMII 线路上的 PCB 布线中添加延迟？
