[参考译文] AM3358：AM3358：McASP 设置问题(1xAuido CODEC + 1xADC+1xDAC)？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1005279/am3358-am3358-mcasp-setting-issue-1xauido-codec-1xadc-1xdac

器件型号：AM3358

您好 TI

您能帮您检查音频方框图吗？

设计是否合理？以及如何修改 McASP 设置？

为此、我们是否可以将 McASP 设置为"TX/RX 时钟与带有两个 ahclkr 的2个串行器的同步" ？

2种工作模式：

仅 U1 (U2和 U3空闲)

U2+U3只工作 (U1空闲)

PINMUX：Ω

4 年多前

0 admin 4 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

首先、U1需要 WCLK/FS 连接。您的方框图中没有连接。

如果解决此问题、则连接应允许 I2S 通信。

[引用 userid="368156" URL"~/support/processors-group/processors/f/processors-forum/1005279/am3358-am3358-mcasp-setting-issue-1xauido-codec-1xadc-1xdac ]为此、我们是否可以将 McASP 设置为"TX/RX 时钟和带有2个串行器的同步器" ？[/引用]

AHCLKX 和 AHCLKR 可像这样单独使用。它可能对不同的音频时钟频率很有用。
或单个 AHCLKX 引脚可分配到多个 ADC/DAC/编解码器。

有几种方法可以连接编解码器。处理器可以将时钟驱动到编解码器、正如您所画的那样。编解码器也可以将 BCLK 和 FS 驱动到处理器。一个外部时钟振荡器可为所有编解码器提供 MCLK、或者 AM335x 可提供 MCLK。

AUXCLK 的源是主振荡器(CLK_M_OSC、19.2MHz、24MHz、25MHz 或26MHz)。 AUXCLK 可由这个具有整数乘法器和分频器的振荡器提供。 AM335x 中没有小数分频器。如果您需要特定的音频时钟频率44.1kHz、则可能需要12.288MHz 或24.576MHz 等振荡器(连接到编解码器 MCLK 的外部时钟振荡器)。

如果您希望保持 I2S 总线与 U2/U3之间的同步、您可能会进入同步模式、其中 ACLKXCTL/AFSX 引脚充当发送和接收的时钟和帧同步信号。数字麦克风频率是否有任何特定的时钟要求？
请参见22.3.12.5同步发送和接收操作(异步= 0)

请参阅 SPRUH73Q

22.3.5时钟和帧同步发生器
22.3.5.5晶体注意事项

[引用 userid="368156" URL"~/support/processors-group/processors/f/processors-forum/1005279/am3358-am3358-mcasp-setting-issue-1xauido-codec-1xadc-1xdac "]以及如何修改 McASP 设置？

请参阅 SPRUH73Q 22.3.12设置和初始化
22.3.12.2发送/接收段初始化
22.3.12.3单独的发送和接收初始化

如果使用 Linux、您可以设置器件树。

希望这对您有所帮助、
标记

0 admin 4 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Mark

AM335x 中没有小数分频器。如果您需要特定的音频时钟频率44.1kHz、则可能需要12.288MHz 或24.576MHz 等振荡器(连接到编解码器 MCLK 的外部时钟振荡器)。

>[Qin]是的、我们需要44.1kHz、AM437x 怎么样？ AM437x 中是否有小数分频器？

数字麦克风频率是否有任何特定的时钟要求？

>[Qin] 3.072 MHz PDM CLK，示例

秦

0 admin 4 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、秦刚、

否、AM437x 也没有小数分频器。您可以乘以整数并除以整数以获得许多频率、但不能除以非整数值。

从19.2MHz 或24MHz 主振荡器频率生成3.072MHz ACLKR 时不会出现问题。但是、如果您在44.1kHz AFESR 下需要3.072MHz、这将是一个问题、因为3.072MHz/44.1kHz 是非整数。

找出所有时钟并找到适合您需求的解决方案。

此致、
标记

0 admin 4 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好

如果您想保持与 U2/U3之间的 I2S 总线同步、您可以进入同步模式、其中 ACLKXCTL/AFSX 引脚充当发送和接收的时钟和帧同步信号

[秦]>>> 您能否帮助检查 Block？？Delete U3、现在仅检查2个 IC。块是对的吗？

AM335x 中没有小数分频器。如果您需要特定的音频时钟频率44.1kHz、则可能需要12.288MHz 或24.576MHz 等振荡器(连接到编解码器 MCLK 的外部时钟振荡器)。

[秦]>>> 我认为48K 使用12.288MHz 或24.576MHz~ 对于44.1K、它应该是11.2896M 或22.5792。

如果我们选择19.2M 或24M、分频器频率？48K/96k/196k 是多少？

如果我们将采样率设置为48kHz、并且播放44.1K .wav 文件、没有语音或声音失真、会发生什么情况

此致、
秦

0 admin 4 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、秦刚、

在同步模式下、方框图看起来很适合 McASP。由于 MCLK、BCLK 和 WCLK 都是共享的、因此时钟永远不会分开。如果时钟发生漂移、最终会丢失样本、从而导致可闻伪影。

只需100%确保 AIC3106和 ADC3140应使用相同的 BCLK 和 WCLK 频率-每个 WCLK 周期中的 BCLK 周期数相同。

我喜欢的一种配置是为 AIC3106提供 MCLK、并使用 AIC3106将 BCLK 和 WCLK 提供给 ADC3140和 AM437/AM335x 处理器。

请参阅第11.3.3.1节"音频时钟生成"和表1。 TLV320AIC3106数据表(SLAS509F)中的典型 MCLK 速率。

一个示例将19.2MHz 输入 MCLK、将其乘以4.7040 (J.D)、将其除以2048以获得确切的44.1kHz。

2.抱歉，你回答正确。
12.288MHz/256 = 48kHz
24.576MHz/512=48kHz
11.2896MHz/256=44.1kHz
22.5792MHz/512 = 44.1kHz
19.2MHz 和24MHz 不能通过从 AUXCLK 到 AHCLK 再到 ACLKX 再到 AFSX 的分频器清晰地生成48kHz 或44.1kHz
请参阅 SPRUHL7I 图24-17。发送时钟发生器方框图
您可以使用编解码器生成上面#1中所示的精确采样频率。
请注意、偏离 AM437/AM335x OSC0的建议频率(19.2MHz、24MHz、25MHz 或26MHz)-其他外设可能行为错误、例如 UART 波特率需要重新计算。

3.音频输出速度会随着音调的改变而加快。有一些软件采样率转换器(SRC)和异步采样率转换器(ASRC)可被执行以使音频在新采样率下正确。还存在一些硬件转换器-例如66AK2G1X 上的 ASRC。

我认为向 AIC3106编解码器(例如19.2MHz)提供 MCLK 是最简单的、并且使用 AIC3106时钟发生器创建提供给 ADC 和 McASP 时钟输入的44.1kHz 采样率。

此致、
标记

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM3358：AM3358：McASP 设置问题(1xAuido CODEC + 1xADC+1xDAC)？