• 状态
  • 已锁定 已锁定
  • 个回复 3 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 65 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA718：在 TIDEP-0097上启用 ENABLE_Caches()时观察到 U-boot 崩溃

admin
Guru**** 1641220 points
Other Parts Discussed in Thread: TIDEP-0097, DRA718
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/997783/dra718-u-boot-crash-observed-when-enable_caches-is-enabled-on-tidep-0097

器件型号：DRA718
主题中讨论的其他器件：TIDEP-0097、 DRA742

尊敬的 TI 团队：  

我们正在对基于 DRA718的 TIDEP-0097设计进行 u-boot 启动、其中我们使用 Linux 6_00_00_03版的 Processor SDK。 触发 board_init_r 后，在 enable_caches()函数中，会观察到 u-boot SPL 代码崩溃。 通过以下链接、   

我们尝试在 SPL 中禁用相同的功能、但无法继续、因为关联的 DTS/DTB 文件未解析、我们使用了与 EVM 相同的 DTB 文件 simillar。  
我们想知道您是否有同样的建议、以便我们能够解决这个问题。 相同的 u-boot SPL 在具有 DRA742处理器的 DRA7XX EVM 板上运行正常。
在此处请求您的建议。  
  • 0
    TI__Guru**** 1641220 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    几个问题：

    1) 1)您是否正在将 dra7xx_EVM_defconfig 用于定制板以及 构建 u-boot？
    2) 2) 2)您的定制板进行了哪些 DTB 更改？

    此致、
    基尔西

  • 0
    TI__Guru**** 1641220 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我们使用了 dra7xx_EVM_defconfig -与 TIDEP-0097设计相同的电路板。  

    我们根据您之前的参考帖子禁用了缓存、并尝试了缓存、但遇到了相同的问题。 由于当前 TIDEP-0097设计使用 UART3作为调试 UART、我们已将 UART1形式更改为 UART3、多路复用器形式更改为 UART3。  

    我们还相应地修改了多路复用器。  

    我们使用的是 Microchip DDR3L -  MT41K512M16 - 64Meg 16 x 8组 Twindie  DDR3L、我们能够使用0x8000000000至0xf00000E0的 GEL 文件对该 DDR3L 正确执行应力测试。 最后几个位置无法手动写入。 但是、在当前情况下、DTB 解析失败。  

  • 0
    TI__Guru**** 1641220 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    请分享日志、了解其发生故障的确切位置。 我需要更多详细信息进行分析。 总 DDR 容量是多少？

    此致、
    基尔西