This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM625:DDR4时序

Guru**** 633105 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1162882/am625-ddr4-timing

器件型号:AM625

在 DDR 的应用手册中、有以下注释

TI 不提供处理器 DDR PHY 接口的时序参数。

这是否仍然正确? 我的客户将运行他们的仿真、但也需要时序信息。

他们还想知道 DDR4引脚是否存在任何内部延迟?  

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mohsen、

    由于我们的 DDR 专家目前不在办公室、因此请期待一些延迟的响应。

    最棒的

    -香港