[参考译文] AM6526：AM65x R5F 存储器访问时间(TCM 和 MSMC)

你(们)好  

我找到了这个话题、我对这些有一些问题

我们的团队使用 CSL_test (dmTimer_funcTest.c) 对两个不同的 linker_R5.lds 进行内存写入。

通过 CSL_armR5PmuReadCntr (0x1F)计算存储器读/写时间  

TEMP1 = CSL_armR5PmuReadCntr (0x1F)；
tmpdata = rwdata；
TEMP2 = CSL_armR5PmuReadCntr (0x1F)；
TEMP1 = temp2 - temp1；
if (temp1 > max_read)
  MAX_READ = temp1；
if (temp1 < min_read)
  min_read = temp1；
Avg_read =(avg_read * count + temp1)/(count+1)；

并使用不同的 lds 文件来测试"avg_read"  

e2e.ti.com/.../dmTimer_5F00_funcTest.7z

MSMC3 <=>MCU0_R5F_TCMB0   

但"时间"看起来没有什么不同

我们的方法有问题吗？

或者、您能否为我们提供 TI 的测量方法？

谢谢你

您好！

我认为您的方法有几个问题：

• 您正在尝试测量执行单个分配的时间。 我猜这很容易被测量的开销所控制。 对于我自己的测试、我写入/读取"大型"存储器阵列(如果可能、为256K、对于 TCM 来说更小)。
• 您的变量未声明为易失性。 如果您使用的是 Release 编译(调试编译对性能测量没有意义)、则编译器可能会优化您的分配。 我检查了反汇编以确保生成的代码实际测量了我感兴趣的访问。
• 默认情况下、您的存储器映射可高速缓存、因此第一次访问后、我希望 MSMC 位置的速度与 TCM 相同。

所有这些都可能是您没有发现差异的原因、但最有可能存在多个因素导致您的测量无效。

很遗憾、我无法分享我们的代码(我不是 TI)。

此致、

Dominic

尊敬的 TI 香榭丽舍：

原始海报是我们的客户。

我同意 Rath 在这里提到的内容。

请评论 Rath 的评论是否正确。

如果否、我们是否有其他测量示例代码来指导此客户？

谢谢。

BR RIO