[参考译文] DRA71XEVM：LVDS 输出无法获取 VOUT2时钟

admin

Guru**** 1151950 points

Other Parts Discussed in Thread: TIDEP-01002, DRA722, DS90C189-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/892254/dra71xevm-lvds-out-can-not-get-vout2-clock

器件型号：DRA71XEVM
主题中讨论的其他器件：TIDEP-01002、 DRA722、 DS90C189-Q1

各位专家、您好！

我的定制板基于 TIDEP-01002 EVM 板、SOC 为 dra722_es、内核版本为4.14。我的 LCD 视频路径为：

SoC -> VOUT2 -> DS90C189-Q1 -> LCD。

GPIO 引脚多路复用如下：

vout2_clk 是 vin2a_fld0 pinmux 至 M4。其他引脚多路复用器在 uboot 中的 mux_data.h 中进行配置。

我还使用 omapconf 检查 CTRL_CORE_PAD_VIN2A_FLD0的寄存器、值为0x000010004、正确。

但使用示波器检查 VOUT2_CLK 引脚、它不工作。 VOUT2_D0~VOUT2_D24具有数字信号。因此屏幕上没有显示任何内容。

有人能帮我解决这个问题吗？

此致！

4 年多前

0 admin 4 年多前

TI__Guru**** 1151950 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

附加 DSS 寄存器信息：

[root@x ~]#/home/debug_dss_clockdumps.sh

=========================== DSS 时钟脚本================================
转储 DSS 的内部时钟和多路复用器

CTRL_CORE_DSS_PLL_CONTROL (0x4a002538)= 0x0000028E
视频1 PLL：已启用
VIDEO2 PLL：已禁用
HDMI PLL：已禁用
DSI1_A_CLK 多路复用器：DPLL HDMI
DSI1_B_CLK 多路复用器：DPLL Video1
DSI1_C_CLK 多路复用器：DPLL Video1

DSS_CTRL (0x58000040)= 0x00001000
2：LCD1时钟开关： DSS 时钟
3：LCD2时钟开关： DSI1_B_CLK
10：LCD3时钟开关： DSS 时钟
1：func clk 开关： dss clk
13：DPI1输出： HDMI

DSS_STATUS (0x5800005C)= 0x01409281

DSI_CLK_CTRL (0x58004054)= 0x80004001

CM_DSS_CLKSTCTRL (0x4A009100)= 0x00000703

CM_DSS_DSS_CLKCTRL (0x4A009120)= 0x00001102

===================================================================================================
DPLL 视频1的寄存器转储
警告：芯片未被识别、在安全模式下运行(只允许平台通用功能)。

|------------------------- |
|地址(十六进制)|数据(十六进制)|
|------------------------- |
| 0x58004300   | 0x00000018 |
| 0x58004304   | 0x00002603 |
| 0x58004308   | 0x00000000 |
| 0x5800430C   | 0x000C784A |
| 0x58004310   | 0x00E06008 |
| 0x58004314   | 0x00000008 |
| 0x58004318   | 0x00000000 |
| 0x5800431C   | 0x00000000 |
| 0x58004320   | 0x00000000 |
|------------------------- |

DPLL 视频1的详细信息
PLL 状态：已锁定
M4 hsdiv(1)：未激活
M5 hsdiv(2)：未激活
M6 hsdiv (3)：激活
M7 hsdiv(4)：未激活

PLL_REGM  = 1596
PLL_REGN  = 37
M4 DIV    = 0
M6 DIV    = 8
M7 DIV    = 0

时钟计算(DPLL 视频1)
SYSCLK = 20000000
DCO clk = SYSCLK * 2 * REGM /(REGN + 1)= 1680000000
M4clk (clkcout1)= DCO clk /(M4 DIV + 1)= 0
M6clk (clkcout3)= DCO clk /(M6 DIV + 1)= 1866666
M7clk (clkcout4)= DCO clk /(M7 DIV + 1)= 0

===================================================================================================
多路复用器的时钟 O/P
/home/debug_dss_clockdumps.sh：第309行：算术语法错误
[root@x ~]#在16255ms 内更新帧1000。 0事件。 0触摸。

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] DRA71XEVM：LVDS 输出无法获取 VOUT2时钟