您好!
我们使用的是采用4x1GB DDR4配置的 AM6546。
有一条准则、即每当信号改变层和时、通过添加过孔或电容器来避免返回路径不连续性
参考平面。
由于空间限制、我们发现在路由中很难遵循这一点。
作为参考、我们获取了 EVM、发现即使 EVM 也无法遵循此要求。
我们需要知道这对 DDR4 SI 的影响。
如果是、则我们如何克服这一问题、因为我们无法将 GND 过孔放置在 DDR4下方、因为没有可用空间。
此致
Tauseef Kazi
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们使用的是采用4x1GB DDR4配置的 AM6546。
有一条准则、即每当信号改变层和时、通过添加过孔或电容器来避免返回路径不连续性
参考平面。
由于空间限制、我们发现在路由中很难遵循这一点。
作为参考、我们获取了 EVM、发现即使 EVM 也无法遵循此要求。
我们需要知道这对 DDR4 SI 的影响。
如果是、则我们如何克服这一问题、因为我们无法将 GND 过孔放置在 DDR4下方、因为没有可用空间。
此致
Tauseef Kazi
您好!
根据同事的反馈、我了解到这是所有高速路由的通用指南、而不是特定的 DDR4问题。 提供的其他信息:
"只要 A 信号经过过孔及其参考平面发生变化、就需要有高频电流的返回路径。 如果两个参考平面都接地、则应靠近连接两个平面的过孔。 或者、与 DDR 通常一样、如果信号是从接地基准转换为 VDDQ 基准的地址信号、则附近应有一个提供返回路径的电容器。 根据 DDR 布局的经验、我建议将这个过孔或电容器放置在转换过孔的100mil 范围内。 通常、这些通孔都出现在 SOC PHY 和 SDRAM 下、因此附近应该有足够的接地通孔和去耦电容器。"
此致、
Kevin