• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 196 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VM：HSDIV_CLKOUT 计算公式不确定

admin
Guru**** 2539500 points
Other Parts Discussed in Thread: TDA4VM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/964829/tda4vm-hsdiv_clkout-calculation-formula-uncertain

器件型号：TDA4VM
主题中讨论的其他器件：DRA829、

您好！

白皮书《J721E DRA829/TDA4VM/AM752x 处理器器件版本1.0》5.4.5.4.1.2.5 HSDIVIDER。

表5-2185：HSDIVIDER 输出时钟频率由方程式"HSDIV_CLKOUT=FOUTP /(HSDIV + 1)"；给出
图5-1019： HSDIV[0~4]输入时钟为 FOUTPOSTDIV，HSDIV[5~9]输入时钟为 FOUTP；

 因此、表5-2185中的公式与 图5-1019中的描述不匹配

示例：MAIN_PLL12_HSDIV0_CLKOUT (DDRSS0)，如果我使用 FOUTP 作为输入时钟， MAIN_PLL12_HSDIV0_CLKOUT 为934.4MHz，，但如果我使用 FOUTPOSTDIV 作为输入时钟， MAIN_PLL12_HSDIV0_CLKOUT 为467.2MHz。 (__LW_AT__TDA4VM 评估模块、Linux SDK 7.0.1 μ）

我想知道 在 HSDIV[0 ~ 9]中计算 HSDIV_CLKOUT 时输入时钟是否始终为 FOUTP？

 谢谢

 

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    是否可以再次附加图像？

    谢谢

    加维拉尤

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、连接图像。

    白皮书《J721E DRA829/TDA4VM/AM752x 处理器器件版本1.0》5.4.5.4.1.2.5 HSDIVIDER
    HSDIVIDER 输出时钟频率由表5-2185中的公式给出。

    但 在图5-1019，HSDIV[0~4]中、输入时钟为 FOUTPOSTDIV，、 因此表5-2185中的公式与 图5-1019中的说明不匹配

    示例：MAIN_PLL12_HSDIV0_CLKOUT (DDRSS0)，如果我使用 FOUTP 作为输入时钟， MAIN_PLL12_HSDIV0_CLKOUT 为934.4MHz，，但如果我使用 FOUTPOSTDIV 作为输入时钟， MAIN_PLL12_HSDIV0_CLKOUT 为467.2MHz。 (__LW_AT__TDA4VM 评估模块、Linux SDK 7.0.1 μ）

    我想知道 在 HSDIV[0 ~ 9]中计算 HSDIV_CLKOUT 时输入时钟是否始终为 FOUTP？

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    仍然无法查看图像

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    已插入的图像、

    谢谢

  • 0
    TI__Guru**** 2539500 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    查看 CFG 寄存器(例如 MCU_PLL0_CFG 或 PLL1_CFG 或 μ…)

    它定义了 PLL 与 HSDIV 的连接：

    根据 HSDIV 的定义

    [4：0]连接 PLL FOUTVCO 输出时钟和 HSDIV

    [15：5]被连接至 PLL FOUTPOSTDIV 输出时钟

    这意味着、对于编号为4或更少的 HSDIV、分频后的时钟为 FOUTP；对于编号为5或更大的 HSDIV 元件、HSDIV 的输入时钟为 FOUTPOSTDIV。 在任一种情况下、分频器为(HSDIV + 1)。

     

    以随机示例为例、如果您查看 C66x DSPSS 时钟和复位表(我的文档中的表6-574)、您会发现 C66由 MAIN_PLL13_HSDIV0_CLKOUT 计时、这意味着 PLL13至 HSDIV0。 由于 HSDIV 小于等于4、因此它使用的时钟是 FOUTP。

    此致、

    Kevin