This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你(们)好
感谢你的帮助
我的客户询问 TMS320C6678 SRIO 数据速率问题,在数据表中,它描述了它可以配置为5G 波特率。
`s,在 KeyStone 架构串行快速 IO (SRIO)用户指南第22页(http://www.ti.com/lit/ug/sprugw1c/sprugw1c.pdf?ts=1588831767265)中,它显示:
RapidIO 物理层1x/4x LP-Serial 规范目前涵盖四个频率点:1.25、2.5、3.125和5Gbps。 这定义了每个 I/O 信号差分对的总带宽。 8位/10位编码方案可确保时钟恢复电路的充足数据转换。 由于8位/10位编码开销、每个差分对的有效数据带宽分别为1.0、2.0、2.5和4Gbps。 串行 RapidIO 仅指定1x 和4x 端口的这些速率。 1x 端口被定义为一个 TX 和一个 RX 差分对。 4x 端口是这些对中的四个对的组合。 本文档介绍了一个也可配置为四个1x 端口的4x RapidIO 端口;这提供了一个可扩展接口、能够支持1至16Gbps 的数据带宽。
这是否意味 着物理层支持5G,但 有效数据速率为4G?
因此,我想确认 TMS320C6678 SRIO 5Gbps 数据速率是否 可以实现。
再次感谢你。
BR、
Leon.Liu
您好!
“这是否意味 着物理层支持5G,但 有效数据速率为4G?”========= >是的,这是正确的。 对于使用串行器/解串器的许多其他外设、此概念是相同的。 例如、我们假设 PCIe Gen2速度为5Gbps、但也有8/10位编码、因此有效数据速率为4Gbps。
此致、Eric