• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 16 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 280 次查看
  • 用户 0 名在线用户
选项
选项

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352：关于 EMIF 设置为 DDR3L

admin
Guru**** 2034120 points
Other Parts Discussed in Thread: AM3352
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/946622/am3352-about-emif-setting-to-ddr3l

器件型号：AM3352

您好！

我们收到客户的问题。
它们具有一个自定义电路板、其中 DDR3L 存储器连接到 AM3352、并尝试使用 EMF_TOOL 来确定 EMIF 寄存器设置。
在 EMIF_TOOL 中、PWR_Mgmt_CTRL 寄存器的值固定为0x000002A0、当在实际机器上设置此值时、可以说在正常运行期间无法访问 DDR3。
它们推测 DDR 控制器的刷新和 DDR 本身的自刷新行为可能存在冲突。

以下两个问题。

1) 1)可以在正常运行(工作模式)期间将该寄存器值设置为0x000002A0 (位10-8为0x2)吗？
2) 2)当 CPU 转换为 RTC_ONLY 模式并仅对 DDR3存储器执行自刷新操作时、请在转换前立即告诉我寄存器设置值。

随附了 SoC 和 DDR3L 的连接图以及 EMIF_TOOL 的 Excel 工作表。

此致、

库吉·西加塔

e2e.ti.com/.../AM3352_5F00_DDR3L.pdfe2e.ti.com/.../AM335x-EMIF-Tool.xlsx

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、 Kouji、

    客户是使用 Linux 还是处理器 SDK-RTOS？

    谢谢、
    弗兰克

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Frank

    感谢你的答复。
    他们使用的是嵌入式 Linux。

    此致、

    库吉·西加塔

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Kouji、

    我将把这个主题重新分配给具有 Linux 专业知识的人。 感谢您的耐心等待。

    此致、
    弗兰克

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    各位专家、您好！

    请您的专家就此提供建议/意见吗？

    我很抱歉催促您、但非常感谢您的快速回复。

    此致、

    宫崎

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    这已被重新指派给 Linux 专家。 您很快就会听到他们的声音。

    谢谢、

    最大

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！  

    硬件专家目前在本周晚些时候才有空、我们预计将在星期四之前得到解答。 我们对延误表示歉意。  

    此致、

    Schuyler

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我想知道这个问题的进展如何。

    此致、

    库吉·西加塔

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    各位专家：

    我们是否可以获得此当前状态？  

    我们很抱歉催促您、但非常感谢您的快速回复。

    此致、

    宫崎

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    各位专家：

    客户询问 此查询的当前状态，我们对此是否有任何意见？  

    此致、Miyazaki

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    术语和支持的内容可能会有一些误解。  AM335x 支持

    a) DeepSlep0模式： 这是一种将 DDR 置于自刷新模式、减少 MPU 和内核电源、关闭主振荡器、并且只有 WKUP 电源域仍处于开启状态的模式。  有关详细说明、请参阅 TRM 中的8-13

    b)仅 RTC 模式 仅 RTC 保持有效、所有其他电源关闭、DDR 内容不保持。

    AM335x 在保持 DDR 自刷新的同时不支持仅 RTC。  Linux SDK 支持上述两种模式。

    有关用于电源管理的 Linux 驱动程序支持的信息、请访问 ：https://software-dl.ti.com/processor-sdk-linux/esd/docs/06_03_00_106/AM335X/linux/Foundational_Components/Kernel/Kernel_Drivers/Power_Management.html?highlight=power%20management

    如果 PWR_Mgmt_CTRL 中的值为0x2A0、则 DDR 将在 reg_SR_Tim 中指定的超时后进入自刷新状态。  如果要禁用此功能、可以设置 PWR_Mgmt_CTRL = 0xA0。  但是、当转换到 DeepSlep0时、寄存器的值需要为0x2A0

    此致、

    James

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、James

    感谢您的回答。
    当我告诉客户时、他们理解如下。
    ----------------------------------------------------
    在正常运行(活动模式)中、PWR_Mgmt_CTRL 寄存器的 REG_LP_MODE 不应设置为0x2以访问 DDR。 (必须为0x0)
    ----------------------------------------------------
    请确认这种理解没有问题。

    此致、

    库吉·西加塔

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、James

    我想知道这个问题的进展如何。

    此致、

    库吉·西加塔

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、James

    您对以下问题有什么了解吗？

    ----------------------------------------------------
    在正常运行(活动模式)中、PWR_Mgmt_CTRL 寄存器的 REG_LP_MODE 不应设置为0x2以访问 DDR。 (必须为0x0)
    ----------------------------------------------------

    客户表示、如果这不是问题、可以将其关闭。
    我提前感谢您的答复。

    此致、

    库吉·西加塔

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    我想知道这个问题的进展如何。

    此致、

    库吉·西加塔

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    库吉，不完全是。  行为如下：

    REG_LP_MODE=2：EMIF 会在空闲超时(在 SR_TIM 中指定)过期后将 DDR 置于自刷新状态。  当活动恢复时、EMIF 将自动退出自刷新

    REG_LP_MODE=0：EMIF 永远不会将 DDR 置于自刷新状态  

    在这两种情况下、都可能发生正常运行。  当自刷新模式被启用(0x2)时、EMIF 将根据空闲时间自动进入和退出自刷新。  如果没有任何主器件从 DDR 请求数据、EMIF 将超时并自动将 DDR 置于自刷新状态。  这是一种实现更低功耗的硬件功能。  一旦一个主器件从 DDR 请求数据、EMIF 将自动退出自刷新并完成传输。  唯一的缺点是活动恢复时延迟较高

    如果您希望应用程序以更可控的方式通过软件进入和退出自刷新、请按照您所述使用 REG_LP_MODE (正常运行时设置为0、当您要进入自刷新时设置为0x2)

    此致、

    James

  • 0
    TI__Guru**** 2034120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、James

    感谢您的回答。
    我们询问客户这是否正常、因此请耐心等待。

    此致、

    库吉·西加塔