This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5748:AM5748上 MPU-EMIF 直接访问和 DMA 传输的仲裁

Guru**** 2549680 points
Other Parts Discussed in Thread: AM5748

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/774922/am5748-the-arbitration-of-mpu-emif-direct-access-and-dma-transfer-on-am5748

器件型号:AM5748

您好!

对于 AM5748上的 DMA 传输和 MPU-EMIF 直接访问之间的关系、我们有一些问题。
有两个 DMA 模块:系统 DMA 和增强 DMA、因此您能否针对每个 DMA 确认以下问题?

在 DMA 将数据传输到 DRAM 时、A15是否能够直接访问 DRAM (MPU -> EMIF -> SDRAM)?
 换句话说、A15是否能够中断另一个模块的 DMA 访问事务?

在上述情况下、DMA 是否能够挂起处理事务并释放总线(通道)资源?

如果问题2的答案是肯定的、您能告诉我们总线资源何时被释放吗?
 例如、我们需要知道的是、时序是块传输结束、突发传输结束等。

此致、
Nomo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Nomo、
    它取决于您为 DMA 和 A15主器件设置的仲裁方案和优先级。 如果 A15相对于 DMA 具有较低或较高的优先级、则行为会有所不同
    2.是的、但同样、这取决于它的设置方式。 TRM 的第16章对此进行了大量介绍、其中讨论了线程预算分配。
    3、可以设置2个 FIFO、1个用于高优先级通道、1个用于低优先级通道。 第16.1.4.11节介绍了如何为每个通道设置 FIFO 预算。 这将确定高/低优先级通道的 FIFO 重发送量。 端口访问调度程序将仲裁读取和写入优先级以及在 DRAM 总线上发送/接收数据的队列。 如需更多信息、请参阅 TRM 的逻辑传输概述部分16.1.4.3。

    此致、
    James