[参考译文] AM3352：UART 接收超时、但 FIFO 为空

您好、Pavel、

RE Advisory 1.0.35：UART：事务处理到 MDR1寄存器可能会对 UART 运行造成意外影响。 该描述似乎与接收超时和 FIFO 级别无关。  但是、我对此有疑问。

听起来就像咨询中说的、访问 MDR 可能会干扰 UART 的运行。 换言之、如果您的代码未访问 MDR、UART 操作将不会受到干扰。 是这样吗？ 或者、是否说在启动期间错误地初始化 MDR 可能会在 稍后的操作期间导致故障？ 我们看到的问题前面是大量成功 的 UART 通信。

即 UART 接收超时且 FIFO 为空。 一种理论是、在超时设置之前有一个小时间窗口、在此期间从 FIFO 读取最后一个字符不会阻止超时的上升。 有可能吗？

基于 UART 中断操作的参考代码示例？

提前感谢、

Paul Heatherington

Paul、

[引用 user="Paul HETHERINGTON">换言之，如果您的代码未访问 MDR，则 UART 操作不会受到干扰。 是这样吗？

是的、这也是我的理解。

[引用 USER="Paul HETHERINGTON">关于 UART 接收超时和 FIFO 为空。 一种理论是、在超时设置之前有一个小时间窗口、在此期间从 FIFO 读取最后一个字符不会阻止超时的上升。 这是可行的吗？[/引述]

是的、您似乎遇到了一些计时/同步问题。检查以下 e2e 线程是否有帮助：

[引用 user="Paul HETHERINGTON"]基于 UART 中断操作的参考代码示例？

您是否使用 AM335x TI PSDK Linux v5.02 (内核 v4.14.79)？

此致、
帕维尔

您好、Pavel、

我们使用 Mentors Nucleus 操作系统。

我们的中断代码不会禁用中断或使用锁定。 该处理器上的 UART 中断是否需要其中一个中断？

再次感谢、

Paul