我们的客户希望使用软件水平调整而不是硬件水平、因为他们希望明确每个电路板的时序裕度。 根据他们的经验、他们知道 DRAM 具有时序裕度变化和高缺陷率。 在运行过程中、SW 调平可以知道时序余量、但硬件调平无法知道时序余量。
对于 SW 调平、有一些问题：
1) 1)是否必须配置 EMIF_EXT_PHY_CONTINL_26至 EMIF_EXT_PHY_CONTINL_30寄存器？
这些寄存器似乎只用于硬件调平(读取 DQS 栅极训练)。
2) 2)是否必须配置 EMIF_EXT_PHY_CONTRAL_25寄存器？
将配置 EMIF_EXT_PHY_CONTINL_12至 EMIF_EXT_PHY_CONTINL_15寄存器、而不是 EMIF_EXT_PHY_CONTINL_25寄存器。
3) 3) EMIF_EXT_PHY_CONTRAL_24寄存器中的 REG_PHY_DQ_OFFSET_HI 字段是否必须进行配置？
将配置 EMIF_EXT_PHY_CONTRAL_16寄存器、而不是 REG_PHY_DQ_OFFSET_HI 字段。
此致、
Daisuke
