This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
一些问题与 TDA4 EVM SOM 原理图和布局有关。
1) 1)我们已获得 E5原理图、并注意到较新的原理图即将推出。 我们被要求 确定,或者至少概述从“E5”到“E7”的变化是什么,受影响的电路和功能是什么?
2) 2)在通用处理器板上、我们有多个闪存组件、其中包括一个 UFS 器件。 它的目的或用例是什么?
3) 注意到原理图第5和第6页(PROC079E2A)上的通用处理器板电源流图和电源序列图与 LM5175、LM5141和 LM5140原理图中的注释之间存在不同的电源信息。
4)注意到系统的 VDD_IO (SHV)电压为3.3V、而不是1.8V。 原因是什么?
5) 5) SOM 布局设计正在生成大量未注释的 DRC。 我们想知道这些内容是否已经过审查。 我们想了解已构建的内容以及报告的这些项目的影响和风险。
请信赖 Robert Eschler 的回答。 我在这里发布答案是为了后代。
答案#1 - E6/E7原理图有详细的变化历史记录。 我已经发布了包含这些内容的文档。
e2e.ti.com/.../1447.E6_5F00_E7_5F00_Changes_5F00_082019.pdf
#2 - UFS 表示通用闪存…这是另一种非易失性存储器技术、是 J7系列的新技术、提供更少的引脚数接口(SERDES)
#3 -方框图已过时-具体电源页面的文本注释中提供了准确信息。
4 - EVM 上使用的许多外设可以支持3V3或1.8V IO。 但是、一些外设仅支持3V3 IO (例如音频编解码器)。
#5 -我们已经构建了 E6设计、现在正在构建该设计。 如果有兴趣、我们可以请求有关特定 DRC 的信息/反馈。
John