请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM6526 您好！
我阅读下面的主题。
https://e2e.ti.com/support/processors/f/791/p/741291/2741356#2741356
它描述如下：
AM65x 与 A53高速缓存保持 IO 一致、因此从任何外设进入 MSMC SRAM 和 DDR 的流量都与 A53高速缓存保持一致。
是、只要数据位于 MSMC SRAM 或 DDR 中即可。 只要内存页/区域在 MMU 和 NBSS 寄存器中标记为外部共享和可缓存、PCIe 读取就会监测最新数据。
您是否有一些具有 DMA 的 GPMC 或 PCIe 的代码示例，哪些客户可以确认高速缓存一致性？ 如果可能、最好选择 TI-RTOS、但 Linux 也可以。
由于具有保持高速缓存一致性的存储器和外设之间的数据事务对于它们来说非常重要、因此它们希望评估 EVM 上的性能。
AM65x 上的 DMA (数据移动架构)外观优异。 您是否有任何有关 NAVSS、UDMA、UTC、DRA 等的深度学习或培训材料… 有更多图示？
谢谢、此致、
Hideaki
