• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 263 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Jacinto 6平台：挂起到 RAM 的最新原理图参考(非常适用于 J6RSP)

admin
Guru**** 2559190 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/576647/jacinto-6-platform-latest-schematics-reference-for-suspend-to-ram-ideally-for-j6rsp

您好！

您能给我指出 RAM 挂起(J6RSP 的理想选择)的最新原理图参考吗？

谢谢、Stefan

  • 0
    TI__Guru**** 2559190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Stefan、

    我已将您的问题转交给一位专家。

    此致、
    Yordan
  • 0
    TI__Guru**** 2559190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    J6Entry EVM 确实包含硬件配置/选项、以支持不同级别的 SUSPE-2-RAM。

    1级：在热复位过程中保留 DDR 存储器内容。
    -从硬件角度来看，这种模式需要 CKE 上的下拉电阻

    2级：在冷复位过程中保留 DDR 存储器内容。
    -从硬件的角度来看，这种模式需要1级(CKE 上的 PD)，另外还需要对 DDR 复位进行外部控制

    3级：在下电上电期间保留 DDR 存储器内容
    -从硬件角度来看，该模式需要1级和2级(CKE 上的 PD，外部 DDR 复位控制)以及针对 DDR/VREF 的独立电源控制

    有一些芯片勘误表可能会影响从自刷新模式恢复、我目前正在讨论以确定它们是否/如何影响这些不同级别。 当我有更清楚的了解时、我将更新该主题。

    谢谢。
    Robert
  • 0
    TI__Guru**** 2559190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    有一个建议的答案、由于此主题上没有活动已有一周以上、
    建议的答案被标记为验证。 请随意选择"拒绝回答"按钮、并回复更多详细信息。

    此致、
    Yordan
  • 0
    TI__Guru**** 2559190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是-我确实确认了器件勘误表仅针对热复位条件、不会影响冷/上电复位条件-因此不会影响 RAM 运行的挂起。
    谢谢
    Robert
  • 0
    TI__Guru**** 2559190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    您能否添加哪些 J6RSP 电源轨保持激活状态(如果完全激活)以便挂起到 RAM？ 如果有任何电源轨、电流消耗是多少？

    谢谢、Stefan

  • 0
    TI__Guru**** 2559190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这取决于您所引用的挂起到 RAM 的级别。  对于 I 级和 II 级-所有电源轨保持激活状态。  对于3级、仅 DDR 电源轨保持工作状态(没有为 SoC 电源轨供电)。  在所有3个级别中- DDR 存储器器件处于自刷新模式。  内存数据表应指定自刷新模式的电源要求。