This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3358:IO 引脚对地短路

Guru**** 2589300 points
Other Parts Discussed in Thread: TPS65217

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/581975/am3358-io-pin-short-to-ground

器件型号:AM3358
主题中讨论的其他器件:TPS65217

我有两个板、TPS652177 PMIC 的3.3V LDO 输出连接到所有 AM335x VDDSHV1-6输入。  电路板不会加电并影响 PMIC 芯片的电源轨输出。连接到 VDDSH1-6引脚的3.3V LDO 甚至不会尝试启动。  3.3V 输出和负载之间有一个零欧姆电阻器、如果我移除隔离电源和负载的电阻器、3.3V 输出会出现。  接地端和负载之间的测量非常接近零欧姆、即接地短路会阻止3.3V LDO 出现。  

我的问题是... 如果由其中一个 VDDSHV1-6输入供电的任何一个 AM335x IO 引脚对地短路、则接地连接将通过 AM335x 传播回 VDDSHV 输入、并且可能是3.3V LDO 不出现的原因?  

此致、

Brian Weir

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果将 IO 引脚配置为输入、则启用内部上拉电阻器后、泄漏电流仅会很小。 然而、如果 IO 引脚被配置为输出并被驱动为高电平、将有无限电流从 VDDSHVx 流经输出缓冲器 CMOS 对的上部晶体管流向 GND。 这将损坏输出缓冲器、并且很可能通过 VDDSHVx 电源轨通过器件传播。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Beiser、感谢您的回答。

    您的答案是否代表运行时间条件而不是初始上电条件? 在 PMIC PGOOD 变为高电平并连接到 AM335x PWRONRSTn 输入之前、处理器保持在复位状态。 在复位状态期间、AM335x IO 引脚上的接地短路会将相应的 VDDSHV 输入保持在低电平、从而防止连接的 PMIC 3.3V LDO 出现。

    我正在尝试了解导致 TPS65217 / AM335x 不上电的原因。

    此致、Brian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您知道这是哪个 IO 引脚吗?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在所有电源都有效之前、任何 IO 缓冲器的状态都是未知的。  因此、在上电序列期间、IO 缓冲器有可能被启用并将一个不确定的逻辑电平驱动至引脚。

    此致、
    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    不、我不会遇到哪个 IO 引脚的问题... 我真希望我能这样做。 PMIC LDO4 3.3V 输出连接到电压总线/电源轨、该总线/电源轨连接到所有 AM335x VDDSHV (1-6)输入。 我拥有的唯一隔离是一个可以在 LDO4和 VDDSHV 之间移除的零欧姆电阻器。 移除电阻器后、我测量从 VDDSHV 到接地的电阻值接近0欧姆。
    此致、Brian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Paul、感谢您的回复。

    在未通电的电路板上、我可以测量 VDDSHV (1-6全部在同一网络上)到接地之间接近0欧姆的电阻。 假设其中一个 AM335x IO 缓冲器在 IO 引脚和相应的 VDDSHV 电源之间短路时损坏、这是否可能是阻止电路板上电的0欧姆短路的原因?

    参考"...上电序列期间引脚的逻辑电平未定"。根据 TPS65217电源序列图、顺序为:LDO1、DCDC1、LDO2、LDO3、LDO4、 DCDC2、DCDC3。 LDO4 (连接到所有 VDDSHV 输入的3.3V 电源轨)恰好位于 VDD_CORE 和 VDD_MPU 之前。

    基于这一点、您是否可以猜测、如果 IO 缓冲器在初始上电或稍后运行期间发生短路情况时损坏、这一点实际上无关紧要。 该 IO 引脚现在短接到 VDDSHV 输入、因此如果我移除了 AM335x 并测量了每个 IO 引脚到相应的 VDDSHV 引脚、我应该能够找到最初短路的 IO 引脚。 我正在尝试了解问题的根本原因。 您可以建议其他故障排除技术吗?

    此致、Brian
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    如果 VDDSHVn 电源轨对地短路、则会阻止电路板上电。

    我听起来像是器件收到了导致短路的 EOS 事件、但不确定实际发生了什么或故障机制。 IO 单元包含 ESD 钳位电路、可保护器件不受指定 ESD 电平的影响。 ESD 电路将 IO 引脚的电压钳制到 VSS 和相应的 VDDSHVn 电源轨。 因此、EOS 可能会损坏 ESD 电路、这现在会直接导致 VDD 到 VSS 短路。 如果 EOS 事件足够强、以至于 ESD 钳位烧断、那么 IO 电路也可能已损坏、现在会导致接地短路。

    EOS 有许多可能的原因。

    您是否在多个器件上看到过此问题? 如果是、有多少以及故障率是多少?

    此致、
    Paul
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Paul、

    感谢您煽动对阻止加电的处理器造成 ESD/EOS 损坏。 我相信您是正确的。

    我们现在通过更换 AM335x 来修复了其中的三个电路板。 这是在更换 PMIC 芯片后没有变化。 测量拆下的处理器会发现电源轨与它们驱动的 GPIO 之间存在短路。

    我认为我们的内部处理有问题(我可能是最糟糕的罪魁祸首)。 自从您接受了宝贵的教育以来、我们已经推荐了 ESD 方法、并且没有再次出现故障。

    谢谢、Brian