• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 303 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5728：STREXB 和 LDREXB 指令支持

admin
Guru**** 2595805 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/583862/am5728-strexb-and-ldrexb-instruction-support

器件型号：AM5728

您好、香榭丽舍

AM572x 器件上是否支持 STREXB/LDREXB？ 如果是、哪些存储器支持原子访问？ 我在我们的文档中找不到有关该主题的任何内容。

谢谢、此致、

1和0

  • 0
    TI__Guru**** 2595805 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    工厂团队已收到通知。 他们将在这里作出回应。
  • 0
    TI__Guru**** 2595805 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    对此进行了任何更新？
  • 0
    TI__Guru**** 2595805 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你(们)好
    很抱歉、我们花了一段时间才得到回复。
    我与一些在这方面更了解的人交谈、下面是他们的回答

    A15 SMP 操作支持独占操作。 由 ARM 提供的群集中的高速缓存符合独占性要求。 Linux 之类的 SMP HLOS 取决于此。 也就是说、Linux+高速缓存存储器(DDR 或 SRAM)可以安全地在2个15使用的独占性之间进行同步和定序。 根据 ARM 架构规范、其他存储器类(如器件和严格排序)具有未定义的行为、因此编程人员不能假定只有任何缓冲器可以工作。 我已经在通用代码中看到过引导加载程序提取之类的内容、但如果它包含独占性、则会中止。

    如果您考虑"整个"系统 A15 + DSP + M4 ++、则这些内核无法使用 ARM 专有进行同步、因为总线不支持此功能。 要在 HWSpinlock、邮箱或其他 IPC 等设备之间同步、需要使用它们。


    A15 SMP 操作支持独占操作。 我们在该系列器件中集成的 ARM 子系统符合独占性要求。 Linux 之类的 SMP HLOS 取决于此。 换言之、Linux+高速缓存存储器(DDR 或 SRAM)可以安全地在2个15使用的独占性之间进行同步和定序。 根据 ARM 架构规范、其他存储器类(如器件和严格排序)具有未定义的行为、因此编程人员不能假定只有任何缓冲器可以工作。 我们已经在通用代码中看到了引导加载程序提取等内容、但如果它包含独占性、则会中止。

    如果您考虑"整个"系统/SOC A15 + DSP + M4，PRU-ICSS 这些内核无法使用 ARM 独占进行同步，因为内部总线不支持此功能。 要在 HWSpinlock、邮箱或其他 IPC 等设备之间同步、需要使用它们。