This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352:VSS_OSC 和 VSS_RTC 连接

Guru**** 2609695 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/584527/am3352-vss_osc-and-vss_rtc-connection

器件型号:AM3352


您好、Sitara 支持团队、

关于 Errata Advisory 1.0.30的权变措施、
"连接 VSS_OSC 和 VSS_RTC 端子和相应的晶体电路
组件接地端直接连接到最近的 PCB 数字接地端..."

问题1. 是否有推荐的图形长度和阻抗值?

问题2. 内部时钟是否可能具有外部25MHz 时钟的噪声等影响?

此致、
卡纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    问题1. 不可以、这些引脚应简单地连接到公共 GND 层。
    问题2. 是的、外部时钟噪声会影响内部时钟。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!
    感谢您的快速回复。
    我能否确认您的回答、让我了解这些答案?

    问题1. 连接参考仅在 AM335x 的数据表中提供;6.2.2输入时钟要求。
    我们应该仅遵循数据表、对吧?

    问题2. 内部时钟的影响远小于外部时钟噪声的影响、但仍然存在。
    但是、振荡器的噪声可能会被内部时钟结构滤除、对吧?

    感谢您的支持。
    最好的拒绝
    卡纳
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的快速回复、Biser。
    我想确认您的回答、让我了解这些答案。

    问题1. 这些连接仅参考 AM335x 的数据表;6.2.2输入时钟要求、对吧?
    问题2. 内部时钟噪声的影响远小于外部时钟噪声的影响、对吧?

    感谢您的支持。
    此致、
    卡纳
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    问题1. 正确。 最新数据表包含正确的信息、勘误咨询1.0.30不涉及这些信息。
    问题2. 我不理解这一点。 对什么产生影响?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。


    感谢你的答复。
    很抱歉、我没有充分解释它。

    至于"影响"、25MHz 外部时钟上的噪声使一个周期超过50MHz、
    AM335x 无法正常工作、因为超出了输入频率规格。
    内部时钟的噪声影响远小于外部时钟的噪声影响、对吧?

    此致、
    卡纳

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    内部时钟结构非常复杂、几乎无法确定外部时钟噪声对它的影响。 必须尽最大努力为器件提供无噪声的外部时钟。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的快速回复。
    我知道必须尽可能地消除外部时钟噪声。
    我还提到这篇文章。
    e2e.ti.com/.../490351

    此致、
    卡纳