请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
您好！
我们正在努力连接 FPGA 和 Keystone 2处理器之间的 SRIO 通信。
配置详细信息
链路速度-每端口5Gbps、
端口模式- 4X
NWrite 数据包
在我们的设置中、FPGA GTX 收发器直接连接到 DSP SRIO 串行器/解串器通道。
SRIO 代码在 Keystone 2处理器的 DSP 内核0上初始化。
问题：
在将数据从 FPGA 传输到 DSP 时、我们面临着一些问题。 DSP 能够从 FPGA 接收大约16MB 的数据、然后进入输入重试停止错误。
输入重试停止错误位在 DSP 侧继续切换。
由于 DSP 发出重试状态请求时数据包停止、FPGA 端的数据包形成也会停止。
同样、当我们使用 Keystone 1处理器测试同一 FPGA 时、数据传输工作正常。
我们在以下场景中测试了从 FPGA 到 DSP 的数据传输无任何问题。
|
序号 |
安装类型 |
状态 |
误差 |
|
1 |
FPGA 到 Keystone 1 (直接连接) |
工作 |
持续数据流 |
|
2. |
KeyStone 2至 KeyStone 2 (直接连接) |
工作 |
持续数据流 |
|
3. |
FPGA (EVM 设置) 至 Keystone 2. |
工作 |
持续数据流 |
在 Keystone 1和 Keystone 2上运行 SRIO 有何区别？
请向我们提供解决此问题的解决方案。
谢谢、此致、
Narayan
