This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 有关 C6674的 PCIe 接口

Guru**** 2614265 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/582376/pcie-interface-about-c6674

尊敬的 TI 教授:

  我想 设计基于 C6674和 FPGA 数字信号平台的。 现在、我想让 DSP 通过 PCIe 连接 FPGA。 如果 DSP 可以直接连接到 FPGA、我不会说?DSP 的 PCIe 接口的输入和输出电平是多少? 谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好!

    在硬件设计方面、我会推荐 《KeyStone I 器件硬件设计指南》应用报告 SPRABI2、然后您可以向下追溯到 《KeyStone I 器件应用报告的串行器/解串器实施指南》。 它们指出:

    所有基于串行器/解串器的接口都应采用交流耦合。 只要串行器/解串器链路伙伴使用 CML 逻辑、交流耦合电容器就是唯一需要的外部端接。

    为向您保证、在我们的 C6670和 Spartan 6设计中、我们仅在 DSP 和 FPGA 引脚之间的路径上放置电容器。 另一个宝贵的资源是 EVM 参考设计。 在 Advantech 抓取这些文件并进行处理。

    在您进入之前、我建议您在论坛上浏览一系列 PCIe 相关问题、以下是我在 https://e2e.ti.com/support/dsp/c6000_multi-core_dsps/f/639/t/444356的体验

    的串行器/解串器实施指南
    KeyStone I 器件应用报告