This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6424:时隙漂移

Guru**** 2614265 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/579301/tms320c6424-timeslot-shifting

器件型号:TMS320C6424

您好!

我在运行时期间移位时隙时遇到了一个问题。

McBSP 总线上有多个 AIC33编解码器、使用 EDMA3、而 DSP 正在传输帧同步。

采样率= 48kHz。

缓冲器位于内部存储器中。

我们很久以前就遇到过这个问题、发现了勘误表、其中的一个定义了降低采样率的权变措施。 我们已将采样率更新为16kHz、问题消失了。

但是、今天我们需要实现高频率。

之前、我们尝试将 EDMA 优先级更新为最高、但没有帮助。


2个问题:

1.我未能再次找到此勘误表-也许有人可以发送该勘误表或提供其链接?

2.解决问题的方法/想法是什么?

在 davance 感谢您的帮助

Yoav

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Yoav、

    我已将此事转交给专家。 他们的反馈应发布在此处。

    BR
    Tsvetolin Shulev
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoav

    勘误手册2.1.2和2.1.13是记录的已知问题

    如果您已经在使用 EDMA 的内部存储器和最高优先级、我不知道其他任何权变措施。

    请查看 服务 McBSP 的 Q/TC 是否仅用于 McBSP。 最好确认您是否看到了来自其他来源的独立或同步 DDR 通信的问题? 如果您有多个主器件访问 DDR、请确保将 PBBPR 寄存器值设置为0x20 (如使用说明2.1.1中所述)

    希望这对您有所帮助。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Yoav、

    您的数据是如何在串行流中配置的? 每个基准面的大小是8位还是16位? 您是否在稍后发送数据对并将其拆分为单独的通道?

    我与客户一起解决的一个解决方案是为32位数据配置 McBSP、这样 EDMA 就不需要像经常访问 RDR 那样频繁访问、这往往可以避免数据丢失。

    此致、
    RandyP