工具/软件：Linux
我们的历史记录是基于 Beagle Bone White 的 AM335x 板、它具有253MB DDR2和 RGMII1以太网、采用 Atheros AR8031-AL1B 10/100/1000 Mbps 收发器。 该板非常适合我们。 我们最近升级了内核和操作系统、没有任何问题。
我们设计了基于 BBB 的新电路板、具有相同的512 DDR3L 存储器、但仍使用 Atheros AR8031以太网。 该板不会引导 BBB 的任何预制映像、实际上、我们的 UART0调试端口上没有任何内容。 我们能够通过 MLO 和 U-boot 使用调试消息进行试用和错误操作。 这实际上是该板的第二个修订版、其中大部分更改都是功率。 修订版1电路板上的电源带来了一些问题、我们通过剪切和添加来解决这些问题、但无法在该电路板上启动内核。 rev 2电路板通电并正确启动、电源看起来一切正常。 但是、我们无法通过启动内核来获取该板。 我将设计原理图发送给 TI 进行工程审核并收到一些建议、我遵循了所有建议的更改。 没有关于内存或以太网更改的建议。 遗憾的是、我们没有在设计中添加 JTAG。 我们在 我们的版本1和版本2电路板以及 BBB 上运行了来自 TI 中国的 AM335x DDR3软件调平计划 MLO。 MLO 软件调平程序似乎在版本1上正常运行、但在版本2和 BBB 上、无论输入何种配置数据、我们都收到相同的结果、所有输出均为零。 程序会运行到最后、但不会返回任何有用的数据。
我对存储器的电路板布局提出了疑问。 所有信号都位于三层上、每层之间有一个接地层。 我的存储器行长度为：DDR_Ax、DDR_BAx、DDR_CK (n)、DDR_CKE、DDR_CSn0、 DDR_CASn、DDR_RASn、DDR_WEN、DDR_ODT 均为24.0xmm。 DDR_Dx、DDR_DQS0 (n)、DDRDQS1 (n)、DDR_DQM1和 DDRDQM0均为24.4xmm。 这些线长度对于良好的存储器接口是否合理？ 它们接近 BBB 存储器线长度。 我想知道为什么 BBB 内存配置值不够接近启动内核。
由于我们的电路板和 BBB (SD 卡接口和 I2C EEPROM (addr 50)几乎没有区别)、我还想知道代码是否在 BBB 和我们的电路板之间的以太网差异上挂起。
我可以使用一些建议和帮助。
谢谢、
Brian Weir
