• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 954 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352：RGMII EMI 问题

admin
Guru**** 2616675 points

Other Parts Discussed in Thread: AM3352

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/579906/am3352-rgmii-emi-issue

器件型号：AM3352

尊敬的：

我正在使用具有千兆位以太网接口的 AM3352 (600MHz)设计电路板。 我面临 RGMII 总线辐射发射问题。  375MHz、625MHz 和875MHz 频率(分别为125MHz 的第3、第5和第7谐波)高于限制(CISPR 22 B 类)。

是否有任何人已经遇到这类问题？

此致、

S é bastien

  • 0
    TI__Guru**** 2616675 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    在定制电路板上、我们在 EMI 问题上可能不会提供太多帮助。 这在很大程度上取决于具体的 PCB 设计和布局。 您是否在 RGMII 线路上放置了串行电阻器？
  • 0
    TI__Guru**** 2616675 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Biser、

    是的、我有。 每条 TX 线都有一个22欧姆的电阻器。 接收器侧的信号看起来正确。
    是否可以知道 MCU 缓冲器的输出阻抗？
    我的设计由一个自制 MCU 模块组成、以太网 PHY 位于接收模块的板上。

    BR、

    S é bastien
  • 0
    TI__Guru**** 2616675 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我没有关于输出阻抗的信息。 AM335x 产品页面上提供了用于仿真的 IBIS 模型。 除此之外、RGMII 信号布线应设计为50欧姆单端阻抗线路。 您还可以查看 AM335x 数据表修订版 J 中的表7-5以及本设计指南 ：www.ti.com/.../spraar7f.pdf
  • 0
    TI__Guru**** 2616675 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Biser。

    为了您的、我设法节省了几 dB @ 625MHz 和875MHz 更改了 RGMII 缓冲器设置的压摆率 在器件树中的 MCU IO 配置中添加了 SLEWCTRL_SLOW。 我还将22欧姆串联电阻替换为33欧姆。 375MHz 时无任何改进。

    在进行近场测量时、我注意到 MCU 的 RMGII_TXCLK 时钟谐波频率(375、625和875MHz) 不稳定(与以太网 PHY 的 RGMII_RXCLK 相比)。 它们以非常慢的速率(< 1Hz)在谐波周围变化+/-几百 KHz。 在 EMI 室(3m)中、在频率高于限值的情况下也会注意到这种现象。

    与 RGMII_TX 总线频率相比、RGMII_RX 总线频率非常稳定。

    您是否已经注意到这种现象？

    此致、

    Sebastien

  • 0
    TI__Guru**** 2616675 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    不、我没有听说过这样的问题。 CPSW 时钟由内核 PLL 生成、该漂移看起来很奇怪。
  • 0
    TI__Guru**** 2616675 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    以下是来自工厂团队的一些意见：

    我怀疑他使用 MCU 模块设计产品的方法会对辐射发射产生重大影响。 所有具有快速上升/下降时间的 RGMII 信号都需要在信号通过 MCU 模块连接器传播时将其阻抗参考平面从一个 PCB 转换到另一个 PCB。 如果未优化连接器设计和信号/参考平面信号分配以保持通过连接器的相同布线阻抗、则部分信号能量将不会通过连接器传输。 这种能量很可能会被辐射并导致问题。