请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320DM6467T 团队、
我的客户有以下问题。
我们正在执行 Hyperlynx 仿真、以验证新设计的 DDR2时序、并遇到时序问题。 该架构使用具有22 Ω 串联端接的双芯片平衡 T 布线、并满足 TI 文档规定的所有布局指南和长度匹配要求。 我们发现、仿真模型可以通过在布线的 T 结之后向 Vtt 添加并联端接来实现、这是 DD2架构的标准端接方案。 但是、TI 文档明确指出、不允许使用此终端方案、我正在尝试了解原因。 请参阅下面的数据表摘录。
