代表现场团队发布
TSIP 文档似乎是针对6核器件而不是8核器件编写的。
查找有关以下问题的指导
1) 1) TDMU 6个发送和6个接收 TDMU 通道。 数字是否正确?
2) 数据输出/输入 8发送和8接收? 8个发送数据信号(或链路) 8个接收数据信号(或链路)
3) 3) sprugy4.pdf 第1-3页的图1-1 TSIP 方框图是否正确?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
代表现场团队发布
TSIP 文档似乎是针对6核器件而不是8核器件编写的。
查找有关以下问题的指导
1) 1) TDMU 6个发送和6个接收 TDMU 通道。 数字是否正确?
2) 数据输出/输入 8发送和8接收? 8个发送数据信号(或链路) 8个接收数据信号(或链路)
3) 3) sprugy4.pdf 第1-3页的图1-1 TSIP 方框图是否正确?
Mukul、
http://e2e.ti.com/support/dsp/c6000_multi-core_dsps/f/639/p/567873/2086937#2086937中已经讨论了类似的问题。 请参阅第15页 SPRUGY4的以下摘录:
时隙数据管理单元(TDMU)—TDMU 选择性地打包和
根据通道时隙定义解包用于接收和发送的时隙数据。
有六个发送通道和六个接收 TDMU 通道。 每个通道都能够
在相应方向选择和传输所有可能的1024个时隙。
据了解、TSIP 之前在具有6个 C64 DSP 内核的 C6472上实现、也在具有8个 C66 DSP 内核的 C6678上实现。 两个 DSP 器件上都存在相同的 TSIP 实现。
Tom