主题中讨论的其他器件： RFSDK
工具/软件：TI-RTOS
尊敬的 TI 天哪、
我们正在研究颗粒探测器的数据采集系统。 电流系统的最小版本由混合 PCB 上的两个 ASIC 组成。 混合动力系统直接连接到检测器。 来自 ASIC 的数字数据由 Spartan 6 FPGA 读取、然后由 Spartan 6 FPGA 对数据进行8b/10b 编码、并通过5m HDMI 电缆以300Mbit/s 的速率将其发送到具有 Virtex 6 FPGA 的 FEC 卡。 对于此通信、使用4个差分 LVDS 对、每个 ASIC 一对将数据传输到 FEC、一对将时钟信号从 FEC 发送到混合动力系统、另一对将 ASIC 的配置数据从 FEC 发送到混合动力系统。 然后、Virtex 6 FPGA 将数据放入 UDP 帧中、并通过以太网电缆将数据从 FEC 卡发送到 PC。
我们现在正在研究是否可以用 SoC 替换 FEC 卡、 并购买了 XEVMK2LX。其背后的理念是、我们希望使用 SoC 来减少必须通过 UDP 发送的数据、方法是应用一些跟踪/拟合算法来重建粒子撞击探测器的位置。
现在的问题是我们有哪些有关 I/O 的选项。 作为候选人、我看到了 JESD204b I/O、PCIe I/O 和 GPIO。 GPIO 似乎被限制在100Mbit/s、这是因为它们必须至少在12个时钟周期或10ns 内保持其电平。 JESD204b I/O 使用 CML、而我们具有 LVDS (1V 低电平、1.4V 高电平)。 可以为 FMC 连接器生成一个接口卡来进行电平转换。 但在读取 DFE 之后、我们似乎需要 RFSDK 来开发代码、我认为这与我们使用的处理器 SDK 不兼容。 现在是否可以直接访问 SERDES 后面的数据并绕过 DFE？ 除了 CML 和 LVDS 之间的电平差异外、JESD204b 是否基本上与我们一样发送串行8b/10b 编码数据？ 因此、如果我们以正确的方式提供参考时钟(我看到有趣的是、SYNCIN 和 SYNCOUT 引脚是 LVDS)、那么它是否可以使用 JESD204b I/O。
最后一个选项可以是 PCIe。 我们可以为 Spartan 6使用 PCIe IP 并传输 PCIe、而不是我们定制的协议。 或者是否可以使用 PCIe I/O、而不是 PCIe 协议？ 我们更喜欢这个选项。
任何意见/建议/想法都非常受欢迎！
谢谢
多洛特伊亚
它们已读出
