[参考译文] AM3352：DDR 问题

尊敬的 Stephen：

我的问题是错误的！

感谢大家。 通过这些更改、数据更改似乎不太随机、但我仍然看到"全零"和"数据在任何地方更改"。

我附加了一个5秒的动态 GIF 来显示我看到的内容。

还有什么东西稍微有点偏吗？

e2e.ti.com/.../AM335x_5F00_DDR_5F00_register_5F00_calc_5F00_tool-_2D00_-micron.xls

e2e.ti.com/.../3718.RatioSeed_5F00_AM335x_5F00_boards.xls

您能否尝试以下计时：(使用我在下面的帖子中的表格)

谢谢、我已经尝试过这些计时。

请参阅随附的 GIF、了解运行从器件比率搜索程序后的行为。 它似乎与以前类似？

因此、这应该是正确的：

e2e.ti.com/.../7384.AM335x_5F00_DDR_5F00_register_5F00_calc_5F00_tool-_2D00_-micron.xls

不幸的是、我仍然看到同样的问题。

谢谢您指出、Dwarakesh -我甚至没有注意到其他的工作表！

ALLOPP_DDR3_SDRAM_时序 现在几乎与 Rev A 相同、事实上它们实际上在 Rev A 板上工作、但我必须使用不同的_PHY_constants：

#这适用于修订版 A...
#define CMD_PHY_CTRL_SLAVE_RA比 0x80
#define CMD_PHY_INOP_CLKOUT 0x0

#define DATA_PHY_RD_DQS_SLAVE_RA比0x39
#define DATA_PHY_FIFO_WE_SLAVE_RA比0x97 //RD DQS 门
#define DATA_PHY_WR_DQS_SLAVE_RA比0x41
#define DATA_PHY_WR_DATA_SLAVE_RA比0x7B //写入数据

#define ALLOPP_DDR3_READ_LAY_READ 0x07 //RD_Latency =(CL + 2)- 1

#define ALLOPP_DDR3_SDRAM_TIMING1 0x0AAAD4DB
#define ALLOPP_DDR3_SDRAM_TIMING2 0x266B7FDA
#define ALLOPP_DDR3_C0_TIMING3 0x501F867F

#define ALLOPP_DDR3_SDRAM_SDRAM_CNGRAM_0x5332配置

我似乎无法使从器件比率程序返回除了零以外的任何值来返回 Rev B、即使我尝试 Rev A 种子值也是如此。 实际上、如果我这么做、那么内存浏览器也会显示所有零。

那么、使用我们讨论过的内容...

#这是我目前为止为修订版 B....提供的内容。
#define CMD_PHY_CTRL_SLAVE_RA比 0x100
#define CMD_PHY_INOP_CLKOUT 0x1

#define DATA_PHY_RD_DQS_SLAVE_RA比0x40
#define DATA_PHY_FIFO_WE_SLAVE_RA比0xF4 //RD DQS 门
#define DATA_PHY_WR_DQS_SLAVE_RA比0x7C
#define DATA_PHY_WR_DATA_SLAVE_RA比0x80 //写入数据#define ALLOPP_DDR3_READ

延迟0x07 //RD_Latency =(CL + 2)- 1

#define ALLOPP_DDR3_SDRAM_TIMING1 0x0AAAD4DB
#define ALLOPP_DDR3_SDRAM_TIMING2 0x266B7FDA
#define ALLOPP_DDR3_C0_TIMING3 0x501F843F

#define ALLOPP_DDR3_SDRAM_SDRAM_CNGRAM_0x5332配置

在上面、我仍然在内存浏览器中看到相同的"数据更改"。。。

有一点我觉得奇怪的是、RatioSeed 电子表格中的种子值不起作用、不用于 Rev A、如果布局没有改变、我会认为这两个板之间的种子值是相同的？ 当我最初为修订版 A 进行启动时、我刚刚使用了教程中的 BeagleBone Black 种子值、这些值有效。

现在、当我尝试 Rev B 时、我已经尝试了 Rev A 中的种子值以及 RatioSeed 电子表格中提供的种子值。 如果我使用 Rev A SEED 值、我会在存储器浏览器中看到全为零、如果我使用 RatioSeed 电子表格值、那么我会看到数据根据之前发布的 GIF 发生变化。

我现在处于亏损状态。 这是否是修订版 B 上阻抗匹配的问题？ 或者我是否缺少了什么？

您好！

我们都犯了这个错误。 昨天我提到了错误的工作表：)。 Biser 是正确的回答者、因为他是硬件方面的专家、但根据我非常有限的知识、种子比率展板应填充您实际布局中的布线长度。 如果版本 A 和版本 B 之间的布局发生了变化、您可能需要提供正确的更改值、并且尝试使用各种其他电路板可能不起作用。

James、您好、感谢您的建议、但似乎主管模式已正确激活、无需运行脚本。

我已经上传了下面 CCS 会话的完整截屏视频(5MB 动态 GIF)、以防您发现其他内容？ 在截屏视频中、我使用 SeedRatio 电子表格中的种子值、 虽然我在使用修订版 A 中的种子值时会看到相同的行为。如果我使用修订版 A 中的时序寄存器、或者像在截屏视频中一样使用 Biser 提供的时序寄存器、我也会看到相同的行为。 我还尝试了上述所有组合、效果相同。

当我对 rev A 板执行完全相同的过程时、使用 rev A 计时寄存器或 Biser 提供的计时寄存器可以正确地进行调平(将 rev A 种子值输入 GEL 文件和控制台中)。

Stephen、您能不能尝试将 Read_Latency 提高1。  如果仍然无法正常工作、请尝试2

此致、

James

Paul、这不应该是问题。  我们支持400MHz 的 DDR 时钟频率(即800m T/s)。  我们支持400MHz 运行的最低速度等级为 DDR-1600、这两款器件都满足要求。

是否有 READ_DERA延迟 测试的结果？

此致、

James