• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 262 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5728：QSPI 最大频率

admin
Guru**** 2549240 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/606099/am5728-qspi-maximum-frequency

器件型号：AM5728

大家好、TI 专家、

 

我们的客户向我们发送了一个有关最大频率规格的问题。 器件。

 

他们找到了规格。 说明数据表中的 QSPI_FCLK 最大频率= 128MHz (SPRS953C)"表5-9. 支持的最大频率"。

但他们还在 TRM (SPRUHZ6i)"表33-17中找到了"per_QSPI_CLK=192MHz"的说明。 ROM 代码默认时钟设置"。

 

问题：

 以下哪项是 QSPI 最大频率的正确选择？

   128MHz (数据表中提到)？

    或

   192MHz (TRM 说过)？

 

此致、

  • 0
    TI__Guru**** 2549240 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    AM57x 团队已收到通知。 他们将在这里作出回应。
  • 0
    TI__Guru**** 2549240 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    数据表发布了正确的最大 QSPI 频率。  见“表7-46。 SPRS9543C 中 QSPI 的开关特性”。  (请注意、模式0的最大频率为76.8MHz (1/13.02ns)、而不是128MHz。)

    "表33-17. ROM 代码默认时钟设置”中的“ROM 代码默认时钟设置”显示了内部 QSPI_FCLK 的设置。  qspi1_clk 输出是内部 QSPI_FCLK 时钟的分频版本。   更多详细信息，请参阅 TRM 中的“24.5.4.1.4 SPI 时钟发生器”部分。  ROM 使用的实际 qspi1_clk 频率显示在 TRM 的“33.3.7.5 SPI/QSPI 闪存器件”部分中。  

    此致、

    Melissa

  • 0
    TI__Guru**** 2549240 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    此外、请注意、最大频率是设计产品时必须验证的几个 QSPI 时序参数之一。 客户必须验证处理器和 QSPI 器件的所有参数的时序。

    例如、如果无法满足处理器和 QSPI 器件的所有设置/保持参数、则可能无法实现最大频率。

    此致、
    Melissa
  • 0
    TI__Guru**** 2549240 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Matusan、

    我认为您会混淆与 QSPI IP 相关的不同器件时钟名称。 请参阅此器件的时钟树工具。
    www.ti.com/.../CLOCKTREETOOL

    在"Signal Name"选项卡中选择要查看的信号名称、然后放大"See the clock struction"。 所选信号将在工具中显示为虚线。

    时钟 PER_QSPI_CLK 是用于 QSPI 模块的 PLL 源时钟之一。 从 PLL 源分频的 QSPI_FCLK、作为 QSPI 模块的输入时钟。 QSPI_FCLK 在 IP 中进一步分频以到达 QSPI 输出时钟。

    如 Melissa 所示、器件上 QSPI IP 的输出时钟支持~75MHz 的最大频率。 这是指连接到串行 NOR 闪存器件的 IP 的输出时钟。 ROM 引导加载程序将器件引导为48MHz、如果需要、应用程序开发人员可以在引导后转到更高的频率。

    此致、
    Rahul
  • 0
    TI__Guru**** 2549240 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

     

    感谢您的详细解释。

    非常感谢您的帮助。

    我们可以在 CCT-Tool 中找到"Clock per_QSPI_CLK 是 QSPI_GFCLK 的 PLL 源时钟之一"。  

    此致、