请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMDXIDK5718 工具/软件：Code Composer Studio
你(们)好
我为 AM571x IDK (TMDXIDK5718)制作了示例项目、并在 PDK 中添加了脚本。
我要开始的第一个项目是"GPIO_LedBlink_idkAM571x_armTestProject"。 但是、当我启动它时、我会得到一个 GEL 错误：
Cortex_M4_IPU1_C0：GEL 输出：->>>AM571x Cortex M4启动序列正在进行中... <<--
Cortex_M4_IPU1_C0：GEL 输出：--> AM571x Cortex M4启动序列完成！ <<--
Cortex_M4_IPU1_C1：GEL 输出：--> AM571x Cortex M4启动序列正在进行中... <<---
Cortex_M4_IPU1_C1：GEL 输出：--> AM571x Cortex M4启动序列完成！ <<---
C66xx_DSP：GEL 输出：--> AM571x C66x DSP 启动序列正在进行中... <<---
C66xx_DSP：GEL 输出：--> AM571x C66x DSP 启动序列完成！ <<--
CortexA15_0：GEL 输出：--> AM571x Cortex A15启动序列正在进行中... <<---
CortexA15_0：GEL 输出：--> AM571x Cortex A15启动序列完成！ <<<--
IcePick_D：GEL 输出：IPU RTOS 从等待复位中释放。
IcePick_D：GEL 输出：IPU SIMCOP 从等待复位中释放。
IcePick_D：GEL 输出：IVAHD C66从等待复位中释放。
IcePick_D：GEL 输出：IVAHD ICONT1从等待复位中释放。
IcePick_D：GEL 输出：IVAHD ICONT2被从等待复位中释放。
CS_DAP_DebugSS：GEL 输出：->>将调试 DPLL 设置配置为1.9 GHZ <<<--
CS_DAP_DebugSS：GEL 输出：>正在设置 DebugSS 1.9GHz ...
CS_DAP_DebugSS：GEL 输出：<使用设置 DebugSS 跟踪导出时钟(TPIU)完成至97MHz
CS_DAP_DebugSS：GEL 输出：<使用设置 DebugSS PLL 完成时钟1.9GHz
CS_DAP_DebugSS：GEL 输出：<使用设置 DebugSS ATB 时钟
GEL 输出：380MHz CS_DAP： <使用设置 DebugSS 跟踪导出时钟(TPIU)到97MHz
CS_DAP_DebugSS 完成：GEL 输出：->->打开调试检测所需的 L3_INSTR 和 L3_3时钟<<<< ---
CS_DAP_DebugSS：GEL 输出：--<<< L3仪表时钟被启用>>>--
CS_DAP_DebugSS：GEL 输出：-->映射计时器支持源到默认内核<<<< ---
CS_DAP_PC：GEL 输出：Cortex-A15 1不处于 WIR 模式，因此无需执行任何操作。
CortexA15_0：GEL 输出：-->>AM571x 目标连接序列开始... <<---
CortexA15_0：GEL 输出：--> AM571x PG2.0 GP 器件<<---
CortexA15_0：GEL 输出：-->正在进行 OPPNOM 的 PRCM 时钟配置... <<--
CortexA15_0：GEL 输出：Cortex A15 DPLL OPP 0时钟配置正在进行中...
CortexA15_0：GEL 输出：Cortex A15 DPLL 已锁定、现在正在解锁...
CortexA15_0：GEL 输出：Cortex A15 DPLL OPP 0完成！
CortexA15_0：GEL 输出：IVA DPLL OPP 0时钟配置正在进行中...
CortexA15_0：GEL 输出：IVA DPLL 已锁定、现在正在解锁...
CortexA15_0：GEL 输出：IVA DPLL OPP 0完成！
CortexA15_0：GEL 输出：每个 DPLL OPP 0时钟配置正在进行...
CortexA15_0：GEL 输出：每个 DPLL 已锁定、现在解锁
CortexA15_0：GEL 输出：每个 DPLL OPP 0已完成！
CortexA15_0：GEL 输出：内核 DPLL OPP 0时钟配置正在进行中...
CortexA15_0：GEL 输出：内核 DPLL OPP 已锁定、现在正在解锁...
CortexA15_0：GEL 输出：内核 DPLL OPP 0完成！
CortexA15_0：GEL 输出：Abe DPLL OPP 0时钟配置正在进行中...
CortexA15_0：GEL 输出：Abe DPLL OPP 0完成！
CortexA15_0：GEL 输出：GMAC DPLL OPP 0时钟配置正在进行中...
CortexA15_0：GEL 输出：GMAC DPLL 已锁定、现在正在解锁....
CortexA15_0：GEL 输出：GMAC DPLL OPP 0完成！
CortexA15_0：GEL 输出：GPU DPLL OPP 0时钟配置正在进行...
CortexA15_0：GEL 输出：GPU DPLL 已锁定、现在正在解锁...
CortexA15_0：GEL 输出：GPU DPLL OPP 0完成！
CortexA15_0：GEL 输出：DSP DPLL OPP 0时钟配置正在进行中...
CortexA15_0：GEL 输出：DSP DPLL 已锁定、现在正在解锁....
CortexA15_0：GEL 输出：DSP DPLL OPP 0完成！
CortexA15_0：GEL 输出：PCIe_REF DPLL OPP 0时钟配置正在进行...
CortexA15_0：GEL 输出：PCIe_REF DPLL 已锁定、现在正在解锁....
CortexA15_0：GEL 输出：PCIe_REF DPLL OPP 0完成！
CortexA15_0：GEL 输出：->>>>OPP 0的 PRCM 时钟配置完成！ <<--
CortexA15_0：GEL 输出：-->所有进行中模块的 PRCM 配置... <<---
CortexA15_0：GEL 输出：-->所有模块的 PRCM 配置完成！ <<--
CortexA15_0：GEL 输出：--> DDR3初始化正在进行中... <<---
CortexA15_0：GEL 输出：666MHz 的 DDR DPLL 时钟配置正在进行中...
CortexA15_0：GEL 输出：DDR DPLL 已锁定、现在正在解锁...
CortexA15_0：GEL 输出：666MHz 的 DDR DPLL 时钟配置已完成！
CortexA15_0：GEL：执行 OnTargetConnect 时出错()：目标无法在
AM571x_TLGC=*(unsigned int *)(base_addr+0x60U)[AM571x_DDR_config.gel：201]
(AM571x_RESET_EMIF_params_ddr3_0x60U)[AM571x_DDR_config_config.gel：201](AM571x_on_startup [AM571x_668_GEL
：466MHz)[AM571x_startup (AM571x_DDR_common_config.gel：466]
)[AM571x_startup (AM571x_DDR_GEL：GEL：466MHz)
文件：
e2e.ti.com/.../GPIO_5F00_Blink_5F00_Example.zip
可以开始调试，但在函数 Board_initGPIO()中，它将保持无限循环。
为了进行调试、我们使用板载调试器 XDS100V2。
BR
Christoph
