请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320C6678 工具/软件：TI-RTOS
您好！
两个内核通过 MSMCSRAM 共享状态和命令。 应用程序软件 会加载每个本地 L2SRAM。
Core1通过 L2SRAM 处理本地缓冲区上的命令、然后通过 MSMCSRAM 将状态和结果写入共享缓冲区。 然后 core2检查共享缓冲区的前2个字节、然后将所有数据复制到其本地缓冲区。
问题是、当 core2检查时、头2个字节更新非常缓慢、因此 core2会丢失许多命令。
有时、当 core2检查第一个字节时、第一个字节会更新、但第二个字节不会更新。 当前2个字节被更新时、我没有检查所有数据是否被很好地更新。
共享缓冲区通过 #pragma DATA_ALIGN (GlobalDataBuf、128)与128对齐；
缓存也会在 core1 由 cache_invL2 (((void *)&GlobalDataBuf、sizeof (GlobalDataBuf)、cache_wait)写入之前失效；
我需要知道如何将数据直接写入 MSMCSRAM。
我是否可以选择一些通过缓存的数据进程和一些直接 MSMCSRAM 的数据进程？
