This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CCS/dra756:我们是否必须将 DDR 器件#39;s DQ0、DQ8、DQ16、DQ24连接到 J6 EMIF 接口 Data0、data8、data16、data24才能实现支持硬件调配?

Guru**** 2563000 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/596551/ccs-dra756-does-we-must-connect-ddr-part-s-dq0-dq8-dq16-dq24-to-j6-emif-interface-data0-data8-data16-data24-for-support-hardware-leveling

器件型号:DRA756

工具/软件:Code Composer Studio

各位专家:

在 DRA75x TRM 上 、部分15.3.5.1.2.4 EMIF ECC 配置注释指出 J6必须使用硬件调平。

在 J6 EVM 板上、到 DDR 的 EMIF 数据线不是一对一的对应关系。

AvatarEmifTools 软件调平我们可以看到、我们使用24个测试模式来检查写入、读取和读取栅极调平。

但 Micron DDR 表示、写入调平需要每个字节 Data0探测调平状态。

为什么我们没有将 EMIF 每个字节的第一个位连接到 DDR 器件?  我是说 EMIF D0连接到 DQ0、D8连接 DQ8。

此致!

韩涛  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Han、

    由于采用了 J6 DDR PHY 设计、因此无需将 SDRAM DQ0连接到 J6 DQ0。 所有8个 DQ 位都在内部进行或运算、因此您可以将 SDRAM DQ0连接到所需的任何 J6 DQ 位。 通常、为了简化电路板设计、字节通道内的 DQ 位可能会被推导、与 EVM 的情况相同。

    BR、
    Dobrin
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Dobrin:

    感谢帮助我澄清问题。
    此致!
    韩涛