• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 583 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5728：存储器事务的优先级

admin
Guru**** 2587365 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/589236/am5728-prioritization-of-memory-transactions

器件型号：AM5728

我们将同时运行两个 MPU 内核(A15)、并且内核0任务必须实时运行、而内核1任务不必如此。 我们预计内存事务将成为瓶颈、我们不希望内核1事务抑制内核0事务。
如果 EMIF FIFO 已满、我们希望暂停在内核1上运行的任务、从而使内核0在一段时间内垄断对存储器的访问。 那么、是否可以监控 EMIF 模块上 FIFO 的电流电平？
另一种解决方案可能是对来自内核0、内核1和 DMM 的事务进行优先级排序、因此内核1事务的优先级最低。 我没有找到一种方法来实现它、但可能有任何方法？

  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    这是哪个软件 SDK？
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我们使用的是 CSL 和基于它构建的定制操作系统。 因此、我们可以访问所需的任何寄存器。
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我仍然希望得到我的问题的答案。
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    很抱歉耽误您的时间...我正在与应用程序团队联系...
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 John：

    您是以 SMP 模式(两个内核使用相同的内核)还是 AMP 模式(两个内核独立运行)运行 A15内核？

    此致、
    Melissa
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    放大器。 内核0运行实时任务、而内核1将运行一个任务、如果需要、我们可以暂停一段时间。 为了内核0、可以牺牲内核1性能、但反之亦然。
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    控制模块中有多个寄存器用于设置 EMIF 启动器的优先级(即 CTRL_CORE_EMIF_INITATOR_PRIOR_1-7)。 但是、遗憾的是、两个 A15'x 看起来与总线的发起方相同。 不能将它们配置为具有独立的优先级。

    此致、
    Melissa

  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    好的、明白了。
    监控 EMIF 模块的 FIFO 的电流电平如何？ 有可能吗？
    如果我们可以监控 FIFO 的级别、那么在 FIFO 已满或几乎已满的情况下、我们可以挂起内核1。
    或者、您也可以建议其他一些方法来实现相同的目标-将核心0优先于核心1？ 它们托管我们的定制操作系统、我们可以完全控制一切。
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    那么、是否有办法检查 EMIF 模块上的 FIFO 电平？
  • 0
    TI__Guru**** 2587365 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 John：

    没有直接检查 EMIF FIFO 电平的机制。

    但是、EMIF 性能计数器可配置为对 FIFO 已满的周期数进行计数。  我正在检查 ARM 是否可以使用它来间接监控 FIFO 水平。  

    此致、

    Melissa