This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6678:有关 c6678 init -检查 PLL 锁定、DDR3调平的一些问题

Guru**** 2587365 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/590988/tms320c6678-some-questions-about-c6678-init---checking-pll-lock-ddr3-leveling

器件型号:TMS320C6678

您好!

我的定制板上存在启动失败问题。

我以前打开了一个线程,但我正在创建新线程,因为我没有得到任何想法。

引导模式为 emif16 - NOR FLASH。

上电后、DSP 由 NOR 闪存数据初始化、然后将应用 SW 从 NOR 复制到 DDR3。

当引导失败时、DDR3时钟的频率与参考时钟相同。 当我检查 DDR3PLLCTL 寄存器时、旁路模式启用。

初始化函数几乎与 evmc6678.gel 相同、后者是 c6678 EVA 板的 GEL 文件。

总之、我对 PLL 和 DDR 初始化有一些疑问。

1> DDR3调平

当前 DDR3时钟设置为666.7MHz。 我想将其降低到400MHz。 我是否应该更改'DR3_setup_auto_lvl_1333 ()'函数?

支持的最大时钟 DDR3内存为666.7MHz。 我将通过改变 PLL 值来降低时钟速度、但我不确定是否应该改变调平功能。

我找不到  "KeyStone I DDR3 Initialization" pdf 文件中提到的电子表格。 我可以从何处下载它?

2>如何检查 PLL 锁定状态

在 PLL 初始化序列中、只有最短的时间等待 PLL 锁定。

是否无法检查 PLL 锁定状态?

如果 PLL  在 最短等待时间后仍然处于解锁状态、我是否应该增加等待时间并重试测试?  

3>GOSTAT 位

GEL 文件中的 init_pll ()输出错误文本、当 GOSTAT 未更改为0时不执行任何操作。

在应用中、是否可以通过清零 RSTCTRL 寄存器复位 DSP?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    我已通知设计团队。 他们的反馈将在此处发布。

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoonsun、

    我可以回答 DDR3问题:

    上电后、DSP 由 NOR 闪存数据初始化、然后将应用 SW 从 NOR 复制到 DDR3。  当引导失败时、DDR3时钟的频率与参考时钟相同。 当我检查 DDR3PLLCTL 寄存器时、旁路模式启用。

    TI:您是否已通过 NOR 将程序加载到内部存储器中、以验证 PLL 配置和 DDR3的稳健性?  在将程序加载到 DDR3之前、需要对此进行验证。

    当前 DDR3时钟设置为666.7MHz。 我想将其降低到400MHz。 我是否应该更改'DR3_setup_auto_lvl_1333 ()'函数?

    TI: 当然可以!  所有 SDRAM 时序值和调平配置值都与时钟速率相关。  需要针对400MHz (800MT/s)操作更新这些参数。

    支持的最大时钟 DDR3内存为666.7MHz。 我将通过改变 PLL 值来降低时钟速度、但我不确定是否应该改变调平功能。

    TI: 否、如上所述、这对于调平或 SDRAM 配置无效。

    我找不到 "KeyStone I DDR3 Initialization" pdf 文件中提到的电子表格。 我可以从何处下载它?

    TI。  TI.com 上的链接似乎已断开。  我将要求修复此问题。  我已将 ZIP 文件附加到此帖子。

    上电后、DSP 由 NOR 闪存数据初始化、然后将应用 SW 从 NOR 复制到 DDR3。  当引导失败时、DDR3时钟的频率与参考时钟相同。 当我检查 DDR3PLLCTL 寄存器时、旁路模式启用。

    TI: 这表示引导代码不正确。  请按照 PLL UG 和 DDR3初始化指南中的步骤操作。

    Tom

    e2e.ti.com/.../2630.DDR3-Initialization-sprabl2.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoonsun、

    关于 PLL 配置、请务必遵循 PLL UG 中显示的序列、该序列也在 GEL 文件中实现。  众所周知、这是稳健的。  它也在 PDK 代码中正确实现。  请特别注意序列中的失速/延迟步骤。  这些必须在编译的代码中正确实现、以便优化编译器不会将其去除。  DDR3初始化中的失速/延迟步骤也是如此。

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yoonsun、

    SPRABL2E 中电子表格的链接已修复。

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Tom、

    您能告诉我 哪个文件夹的 PDK 代码源吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    您可以从此处下载处理器 SDK RTOS:
    www.ti.com/.../processor-sdk-c667x

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    DDR 和 PLL 初始化文件作为 PDK 内 evmC6678电路板库的一部分提供。

    请在 Processor SDK RTOS 3.x 中的以下文件中找到该序列和初始化
    * pdk_c667x_x_x_x\packages/ti\board\src\evmKeystone board_pll.c
    * pdk_c667x_x_x_x\packages/ti\board\src\evmC6678\evmC6678_pll.c
    * pdk_c667x_x_x_x\packages/ti\board\src\evmC6678evmC6678_DDR.c

    此致、
    Rahul