• 状态 Resolved
  • 已锁定 已锁定
  • 回复 13 回复
  • 订户 0 订户
  • 视图 678 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 66AK2G02：未使用焊球的连接- K2G EVM 和数据表之间存在冲突

admin
Guru**** 2563960 points
Other Parts Discussed in Thread: OMAP-L137

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/593504/66ak2g02-connection-of-unused-balls---conflicts-between-k2g-evm-and-datasheet

器件型号：66AK2G02
主题中讨论的其他器件：OMAP-L137、

数据表的第4.5节"未使用引脚的连接"对许多引脚上的单独上拉或下拉电阻器在未使用时有一些非常繁琐的要求。 K2G EVM 不符合这些要求、因此它们似乎并不是真正需要的。

数据表显示  

AC19 / L4 / AD1 / AD4 / AE6 / AE9 / M2 / N4 / M1 / M3 / N2 / N1 / P1 / T4 / T1 / D24 / C17 / L5 / AC25 / AD24 / L21 / L23

如果未使用这些焊球、则必须通过单独的外部拉电阻器将其连接到 GND

这真的是真的吗？  例如、在 EVM 上、SPI0_CLK、SPI0_SIMO、SPI_SOMI 和 SPI0_SCSn0 (M2 / N4 / M1 / M3)连接到扩展头、而 EVM 上没有下拉电阻。  这明显违反了数据表要求。  在 EVM 上、RMII_REFCLK (D24)连接到没有下拉的测试点、明显违反了要求。

令我惊讶的是、TDI (L5)需要一个下拉电阻器、因为根据 XDS 目标连接指南、它在之前的处理器上不需要一个下拉电阻器。

数据表还显示  

L3 / W1 / W3 / K4 / AE2 / AE4 / AD6 / AD9 / U5 / W5 / V6/W4 / V5/AD25 / AE24 / K21 / M23  

如果 未使用这些焊球、则必须通过单独的外部拉电阻器将其连接到相应的电源

同样、我感到惊讶的是、TCK (L3)和 TMS (K4)需要上拉电阻器、因为根据 XDS 目标连接指南、它们之前没有需要上拉电阻器。

然后数据表会进行注释  

保留以下焊球：Y1 (RSV13)/AA1 (RSV14)/AB1 (RSV15)/A2 (RSV16)/AB2 (RSV17)/AC1 (RSV18)
这些焊球必须通过单独的外部拉电阻器连接到 DVDD18。

但是、在 K2GEVM 原理图中、它们连接到测试点或未填充的电阻器。 是否需要将它们连接到 DVDD18？

然后数据表会进行注释

所有其他未使用的带有焊盘配置寄存器的信号焊球可保持未连接状态、其复用模式设置为 GPIO 输入并启用内部下拉电阻。
未使用的信号球只应连接到 PCB 上的焊盘。 对于未使用的信号、不应将任何迹线或过孔连接到焊盘。 如果迹线或过孔连接到未使用的信号焊盘、则需要一个外部拉电阻器。 如果不包含外部电阻器、可能会导致高电流状态、从而损坏 IO 单元。

真的吗？ 我没有详尽地查看过这些内容、但我在 EVM 原理图中看到的一个示例是 K2、它连接到测试点、并且没有外部拉电阻器。

  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    在查看更多文档时、我仍然会感到困惑、因为66AKG202原理图检查清单 SPRAC54提供了不同的规则。

    未使用接口上的信号通常可以保留为无连接。 检查引脚属性表以确定复位期间未使用的引脚是否具有内部拉电阻器。 如果引脚在复位期间没有激活内部拉电阻器、则设计中应始终包含外部拉电阻器。 如果存在、内部拉电阻器会将未使用的引脚保持在已知状态、前提是没有与引脚建立外部连接。 如果任何走线或过孔连接到未使用引脚的焊盘、则必须在设计中包含一个外部拉电阻器。 这包括测试点、测试接头和用于完全填充的 CAD 封装的狗骨连接。

    在我的设计中、我连接了一个16位宽的 DDR3L。 我未使用的 DDR 信号包括在内
    DDR3_CBDQS_P/N
    DDR3_DQM2/3和 DDR3_CBDQM
    DDR3_CB00/1/2/3
    DDR3_CLKOUT_P1/N1

    所有这些都列在数据表的表4-28中、这意味着它们有一个焊盘配置寄存器、因此可以根据数据表第4-29节中的规则保持未连接状态。

    但是、根据表4-1、复位期间、它们中没有一个具有牵引电阻器。 因此、根据原理图检查清单中的规则、它们不能保持未连接状态、并且需要一个外部拉电阻器。

    由于这两个文档相互矛盾、哪一个是正确的？ (在 K2G EVM 中、DDR3_CLKOUT_P1和 DDR3_CLKOUT_N1保持未连接状态、表明不需要电阻器。)

    DDR3_ODT1、DDR3_CKE1和 DDR3_CEn1连接到 EVM 中的测试点。 这是允许的吗？ 这似乎与这些文件相矛盾，这两个文件都禁止测试点。

    至于 AD24、AE24、AE6、AD6、AE9、 和 AD9、它们在表4-29中进行了专门介绍、因此明确要求它们具有外部拉电阻器。 您能否为这些外部拉电阻器推荐一个值？

    表4-29中提到 AE6、AD6、AE9和 AD9 (DDR3_DQS2_P/N 和 DDR3_DQS3_P/N)需要特殊处理似乎不合逻辑、但 AE12和 AD12 (DDR3_CBDQS_P/N)不会被调用。 为什么这些数据选通信号之间存在差异？
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Debora、

    我已将此事转发给设计专家。 他们的反馈应发布在此处。

    BR
    Tsvetolin Shulev
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Debora、
    1)[引用]所有这些都列在数据表表4-28中、这意味着它们具有焊盘配置寄存器、因此可以根据数据表第4-29节中的规则保持未连接状态。[/引用]
    这不正确。 查看数据手册中的表4-28、您会发现没有与 DDR 引脚关联的寄存器名称。 这意味着它们没有关联的焊盘配置寄存器。
    因此、对于未使用的引脚、这些引脚遵循4.5连接中给出的建议：
    "注意
    不带焊盘配置寄存器的所有其它未使用的信号焊球可保持未连接状态。"

    但是、我认为数据手册中缺少一些内容(我正在与文档团队一起检查)。 DQS 和 CLKOUT 信号是差分信号、应按照电路原理图检查清单中的说明连接(接地或电源)。 我将进一步检查并在此详述这一点。

    2)[引用]表4-29中提到 AE6、AD6、AE9和 AD9 (DDR3_DQS2_P/N 和 DDR3_DQS3_P/N)需要特殊处理似乎不合逻辑、但 AE12和 AD12 (DDR3_CBDQS_P/N)不会被调用。 为什么这些数据选通信号之间存在差异？

    对于差分时钟输出输入、我认为您需要遵循 KeyStone II 器件硬件设计指南中的3.3个未使用时钟输入(www.ti.com/.../sprabv0.pdf)。 另请参阅同一文档中的6.8.3未使用的 DDR3引脚要求。 我将再次核实这一点并详细阐述。

    3)针对 AD24、AE24、AE6、AD6、AE9、 和 AD9、您可以使用：
    根据我的经验、您应该可以使用标准值：1kOhm、4.7kOhm 或10kOhm。

    此致、
    Yordan
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Yordan、您好！

    感谢您查看 DDR。  对我的第一篇帖子中的问题有什么意见？  

    在 EVM 上、SPI0_CLK、SPI0_SIMO、SPI_SOMI 和 SPI0_SCSn0 (M2 / N4 / M1 / M3)连接到扩展头、EVM 上没有下拉电阻。  在 EVM 上、RMII_REFCLK (D24)连接到测试点、而不带下拉电阻。  这明显违反了数据表表表表4-29中的要求  

     TCK (L3)和 TMS (K4)是否真的需要拉电阻器(表4-29)？  它们在 OMAP-L137等以前的 SoC 中不需要它们、  并且未在 XDS 目标连接指南中显示。

    "Y1 (RSV13)/AA1 (RSV14)/AB1 (RSV15)/Aa2 (RSV16)/AB2 (RSV17)/AC1 (RSV18)必须 通过单独的外部拉电阻器将这些球连接到 DVDD18、这是怎样的呢？" 在 EVM 上、这些焊球没有拉电阻器。  我真的需要添加拉电阻器吗？

    规则"未使用的信号球只应连接到 PCB 上的焊盘。 对于未使用的信号、不应将任何迹线或过孔连接到焊盘。 如果迹线或过孔连接到未使用的信号焊盘、则需要一个外部拉电阻器。 如果不包含外部电阻器、可能会导致高电流状态、从而损坏 IO 单元。"  例如、在 EVM K2上、连接到测试点、并且没有拉电阻器。  我真的需要添加拉电阻器吗？ 基本上、问题是 为什么66AK2G02上的 I/O 焊盘如此敏感、以至于它们需要在连接到过孔或测试点等的未使用 GPIO 引脚上使用外部拉电阻器？  这是一条繁琐的规则、K2G EVM 不会对其进行滤除。

    此致、

    Debora

  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    让我看一下所有这些、我将返回到我的结论所在的主题中。

    此致、
    Yordan
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Yordan、您好！

    谢谢你。 在 DDR 引脚和通用引脚上等待您的跟进。

    顺便说一下、关于您对 DDR 引脚的看法、"如果您查看数据手册中的表4-28、您会发现没有与 DDR 引脚关联的寄存器名称..." 文档团队可能希望修复 SPRS923D 中的表4-28。 "注册名称"列(几乎每隔一列)对于每个焊球都是空白的。

    此致、
    Debora
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Debora、
    该器件的 EVM 是在我们收到第一个器件和最终文档之前设计的。 我们努力根据我们认为最终建议的内容进行设计、但有时我们无法满足所有要求。 此外、还有一些信号未在客户电路板上使用、但内部使用需要这些信号、这些信号通常路由到测试点。 数据手册包含设计团队的所有最终建议、所有电路板设计都应遵循该手册。
    此致、
    Bill
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们将在一些设计中查看大量未使用的引脚。

    我不清楚为什么、如果仅仅依靠内置的 PU/PD 功能来避免它们浮动、那么它们不能仅仅绑定到接地端？ 读出的内容似乎对 PER 引脚 R 的电流限制有一些担忧？

  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Brewster、
    有一个需要外部端接的特定信号列表。 这是可用 IO 引脚的子集。 如数据手册中所述、所有其他未使用的带有焊盘配置寄存器的信号焊球可保持未连接状态、其复用模式设置为 GPIO 输入并启用内部下拉电阻。 这些信号不应在焊盘上连接任何迹线。
    此致、
    Bill
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Bill、

    很抱歉、它很密集。 我仍然感到困惑的是、如果未使用的 GPIO 引出至接头或测试点、为什么需要外部下拉电阻器。 '所有其它未使用的带有焊盘配置寄存器的信号焊球可保持未连接状态、其复用模式被设定为 GPIO 输入并且内部下拉电阻器被启用。 未使用的信号球只应连接到 PCB 上的焊盘... 如果迹线或过孔连接到未使用的信号焊盘、则需要一个外部拉电阻器。 如果不包含外部电阻器、可能会导致高电流状态、从而损坏 IO 单元"

    我不明白这条规则的精神。 为什么不能将它们设置为 GPIO 输出、也没有外部下拉电阻器？

    E21和 D21等引脚会怎么样？ 假设我希望它们是 UART 引脚、软件在启动后将它们配置为 UART 引脚、但我将它们带到可能已连接或未连接的外部连接器。 为了规则的目的、它们是否变为"未使用"、因此如果没有任何连接到连接器、则需要下拉电阻器？

    我当然明白为什么未使用的 LVDS 输入需要电阻器。 我对 GPIO 还没有什么想法。

    此致、
    Debora
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Debora、
    如果这令人困惑、我很抱歉。 出于我们的目的、未使用的引脚是引脚、用户不进行任何配置。 器件上的大多数引脚将默认为 GPIO 输入、同时启用内部拉电阻器。 该内部拉电阻器旨在在没有任何元件连接到焊球时将引脚保持在稳定状态。 这一点很重要、因为输入引脚上的中电平电压会导致焊球上的泄漏电流更高。 为了避免这种增加的电流、处于输入状态的未使用引脚应保持在稳定的高电平或低电平状态。 如果 PCB 上的引脚未连接任何元件、则内部拉电阻器足以实现此目的、但我们无法保证、如果存在外部连接、则该电阻器就足够了。 我们建议具有外部连接的未使用引脚还包括一个外部拉电阻器、以保持稳定状态并避免增加电流。 如果要将引脚配置为输出、则不再将其视为未使用、但在配置完成之前可能会消耗一些额外的电流。
    此致、
    Bill
  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Bill、

    谢谢、这对我们有很大帮助。

    您能否澄清表4-29中对焊球 T4和 T1的要求？  如果未使用、则需要具有外部下拉电阻器。 在这种情况下、我不确定"未使用"是什么意思、因为根据表4-1、它们只有一个函数 UART0_RXD 和 UART0_TXD、并在复位释放时配置为多路复用模式0。 它们在复位期间具有上拉电阻、因此在我看来、上拉电阻器会与所需的下拉电阻器发生冲突、并将其拉至中压状态。

    此致、

    Debora

  • 0
    TI__Guru**** 2563960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Bill、

    复位期间、T4和 T1上所需下拉电阻与内部上拉电阻之间是否存在明显冲突？ 我正在最终确定我的设计。

    此致、
    Debora