• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 0 订户
  • 视图 352 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA746：何时通过设置 SYSBOOT15=1禁用下拉电阻器？

admin
Guru**** 2589265 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/590790/dra746-when-are-pull-down-resistors-disabled-by-setting-sysboot15-1

器件型号：DRA746

客户想知道设置 SYSBOOT15=1 (SR 2.0)是否会在 PORZ=0期间禁用所有 MMC2相关下拉电阻、或者仅在 PORZ 复位释放后禁用。 如果在有源上电复位期间这些信号上的 J6下拉电阻仍然可以启用、他担心在 eMMC 器件上获得未定义的输入电压。  是否有人可以澄清 SYSBOOT15=1是否在所有电源电压有效时立即禁用下拉电阻器、或者确实在 PORZ 发布后禁用下拉电阻器？


此致、

曼弗雷德

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、Manfred、

    这就是 TRM 中描述 sysboot[15]=1的方式：

    "为了避免与竞争、内部下拉电阻器被永久禁用
    根据 PCB 上应存在的 eMMC 标准上拉电阻器推荐。 软件重新配置
    禁用内部拉电阻器。"

    由于 POR 上的下拉电阻器设置不正确、该补丁在 SR2.0中完成。 从勘误表863：

    "在 SR2.x 上、如果 SYSBOOT15=1、则不需要软件权变措施、因为是内部的
    拉电流被永久禁用。 请注意、MMC 数据总线上的外部上拉电阻器
    在本例中是必需的。 如果软件权变措施自访问以来仍然存在、则没关系
    配置内部拉电阻没有影响。"

    此致、

    STAN

  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    由于它是一个硬件补丁(不是 ROM 更新)、最有可能的下拉电阻器从开始就被禁用(在电源斜升和 POR 期间)。
    即使不是这样、我也不理解问题。 在 POR 期间、eMMC 不计时、无软件访问、并且很可能 eMMC 正在复位...
  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢 Stan、

    从在 TRM 中阅读此描述、我们不清楚这些内部下拉电阻器是否在所有电源电压达到有效电平与 PORZ 信号最终释放之间的时间段内被绝对禁用。 如果 J6下拉电阻器尚未禁用、则很容易达到几毫秒、同时内部下拉电阻器和外部上拉电阻器之间可能仍存在竞争。 因此、客户希望尽可能对此进行澄清。

    此致、
    曼弗雷德
  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    曼弗雷德
    我同意、描述不是100%清楚。
    我很好奇他们为什么要知道这一点。 最坏的情况是几百微安的电流浪费了几毫秒。 也就是说、MMC 函数不受影响、因为在此期间没有 MMC 传输(POR 置位)。
    另请参阅我之前的帖子、以防您错过(我在我的第一个帖子之后不久发布)。
    如果他们仍然需要确认、我可以询问团队。

    此致、
    STAN
  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Stan、

    eMMC CMD 和 DAT 线路的上拉电阻与这些信号的 J6内部下拉电阻的组合可能会导致所连接 eMMC 器件的输入电压接近开关阈值。 如果 eMMC 存储器不使用带迟滞的输入缓冲器、则可能会导致通过输入缓冲器晶体管的交叉电流过大(类似于 SCBA004D 应用报告中描述的浮动输入问题)。 客户认为这是所连接 eMMC 器件的可靠性问题。

    此致、
    曼弗雷德
  • 0
    TI__Guru**** 2589265 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    上电时禁用下拉。
    经过内部讨论后确认。