This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Linux/DRA72XEVM:如何配置分频器:乘法器:DIV_H11_clkcfg:在 VIDEO_PLL 和 OUT 27M 中

Guru**** 2540720 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/605481/linux-dra72xevm-how-to-config-divider-multiplier-div_h11_clkcfg-in-video_pll-and-out-27m

器件型号:DRA72XEVM

工具/软件:Linux

你(们)好

我在 u-boot 中建立了 AR24- cbvs 连接,以及如何建立视频 PLL (27M),  

板:dra72xevm

BSP:glsdk 7 04 00 03,

我按如下方式设置参数,但 CVBS 信号是不可显示 的。 您能告诉我如何配置它吗? 谢谢。

void video_pll_conf (u32 lcd_type)

 uint32_t regval、temp;


 开关(LCD_TYPE){
 LCD_TYPE_7_INCH 案例:
  /* 7" LCD *
  分频器= 20 + 1;
       //multiplier = 410;
  乘数= 721;
  DIV_H11_clkcfg = 16 + 1;
  中断;

.

e2e.ti.com/.../4064.video_5F00_pll.c

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Kevin:

    根据我的理解、您需要将 DPLL_VIDEO1配置为在 u-boot 中输出27MHz 时钟、这是正确的吗? 您的 DPLL_VIDEO1源时钟、SYS_clk1/osc0或 SYS_clk2/OSC1是什么?

    您还可以使用时钟树工具来检查应在 DPLL_VIDEO1寄存器中准确加载哪些值来生成所需的输出时钟:

    www.ti.com/.../clocktreetool

    此致、
    帕维尔