This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] Linux/DRA72XEVM:如何通过 VOUT2端口在 rgb565 LCD 上显示 DRA718 EVM 板

Guru**** 2582745 points
Other Parts Discussed in Thread: DRA718

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/594196/linux-dra72xevm-how-the-dra718-evm-board-display-on-a-rgb565-lcd-by-vout2-port

器件型号:DRA72XEVM
主题中讨论的其他器件:DRA718

工具/软件:Linux

您好!

SDK: TI-processor-sdk-linux-Automotive ra7xx-evm-03.02.00.03安装程序

Linux:Linux-4.4.45

我想在我的 dra718自定义板上显示图片、DATA_LINes = 16、像素格式= rgb565、端口= VOUT2、但 Vout2无法输出 除像素时钟和 hsyncckl 以外的任何内容。

Linux 建议如下:

 <*>直接渲染管理器(XFree86 4.1.0及更高版本的 DRI 支持)

<*>OMAP DRM

(2)  CRC 数量

<*>OMAP2+  显示子系统支持 -->

[*]  新闻部的支助

OMAPDRM 外部显示设备驱动程序 -->  

<*>通用 DPI 面板

和 DTB 建议:

在 dra72-EVM-common.dtsi selcet  LCD_FPD 节点的 status="确定"

 

调试:

使用 modetest 命令,  

连接器:
ID 编码器状态名称大小(mm)模式编码器
32 31连接未知-1 0x0 1 31
模式:
名称刷新(Hz) hdisp HSS HSE htot vdisp VSS VSE vtot)
720x480 56 720 800 848 910 480 492 533 flags:nhsync、nvsync;type:Preferred、driver
道具:
1 EDID:
flags:不可改变的 blob
BLOB:

值:
2 DPMS:
flags:枚举
枚举:ON = 0待机= 1挂起= 2关闭= 3
值:0

并使用 ksmcube -a,LCD 上无输出

kmscube -c 31.
正在尝试加载模块 omapdrm...成功。
###显示[0]:CRTC = 34、连接器= 32
选择的模式[720x480]:时钟=> 27000,垂直刷新=> 56,类型=> 72
水平=> 720、800、848、910、0
垂直=> 480、492、498、533、0
###主显示=>连接器 ID = 32、分辨率= 720x480
无法加载模块:/usr/lib/gbm/gbm_dri.so:无法打开共享目标文件:无此类文件或目录
无法加载模块:/usr/lib/gbm/gbm_gallium_drm.so:无法打开共享目标文件:无此类文件或目录
加载的模块:GBM_PVR.SO
找到有效的 GBM 后端:GBM_PVR.SO
使用 EGL 版本1.4的显示屏0x1
EGL 版本"1.4 build 1.14@3699939 (main)"
EGL 供应商"Imagination Technologies"
EGL 扩展"EGL_IMG_CLIENT_API_OGL EGL_KHR_IMAGE EGL_KHR_IMAGE_BASE EGL_KHR_IMG_TATE_2D_IMAGE EGL_KHR_GL_TATE_GGEAP_IMAGE EGL_KHR_END_BUST_IMPLED_EGL_EGRATE_IM_END_EGL_EGL_EGRATE_RATE_END_EGL_EGRATE_END_GEL_IM_EGL_EGRATE_END_EGL_EGRATE_END_END_EGRATE_EGL_EGL_EGRATE_END_EGL_EGL_EGRATE_END_EGRAL_EGRATE_EGL_EGRAM_EGRATE_GEL_EGRATE_EGRATE_END_GEL_EGRATE_EGRAT_EGRAT_EGRATE_GEL_EGRATE_END_GEL_EGRATE_GEL_EGRA
^通道信号数= 2
完成 GL、GBM 和 DRM 的清理

使用 示波器、像素时钟为27MHz、HSYNC-clk 为27kHZ、VSYNC-clk = 0、DATA_LINE 为0Hz。

DSS 控制器寄存器如下所示:

DISPC_CONTROL2 0x58001238 = 0x109

DISPC_CONFIG2 0x58001620 = 0x0

DISPC_Timing_H2 0x58001400 = 0x3d04f2f

DISPC_Timing_V2 0x58001404 = 0x2300c05

DISPC_POL_FREQ2 0x58001408 = 0x73000

DISPC_DIVISOR2 0x5800140C = 0x10006

DISPC_SIZE _LCD2 0x580013CC = 0x1df02CF

DISPC_DATA2_Cycle1 0x580013C0 = 0x0

DISPC_DATA2_CYCLE2 0x580013C4 = 0x0

DISPC_DATA2_CYCLE3  0x580013C8 = 0x0

DISPC_CPR2_COEF_R 0x580013BC = 0x0

DISPC_CPR2_COEF_G 0x580013B8 = 0x0

DISPC_CPR2_COEF_B0x580013B4 = 0x0

要使 Vout2输出 vsync-clk、我需要做什么? 并在 Vout2上显示图片?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您能否确认 Vsync 和数据线路的 PAD/引脚复用是否得到了关注?
    关于 DSS 控制器的寄存器转储、您是否与 M4团队进行过比较、以查看它们是否都正常(与 M4情况相同)?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好,
    我们的定制板现在可以通过 Vout2输出 rgb565 pictrue、但最终这些 pictrues 将输出到 adv7393以生成 CVBS 信号、因此 Vout2应在隔行模式下工作、而不是在逐行模式下工作。
    使用 SDK、linux4.4.4.45、Vout2端口只能在逐行模式下工作。 我是否可以推荐有关 DSS 的 DTB 文件、以使 Vout2端口在隔行模式下工作? 还是重新创建 Linux 文件?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Liu
    我们的定制板现在可以通过 Vout2输出 rgb565 pictrue 信号、但最终这些 pictrues 将输出到 adv7393以生成 CVBS 信号、因此 Vout2应在隔行模式下工作、而不是在逐行模式下工作。 因此、电路板 DSS 模块应在隔行扫描模式下工作。
    请告诉我、linux4.4.4.45的 SDK 是否支持此电路板 DSS 在隔行模式下工作、我找不到任何在 linux4.4.4.45中有用的文件来驱动在隔行模式下工作的 vout2。
    在 linux4.4.4.45上、DISPC_GFX_BA_0和 DISPC_GFX_BA_1寄存器的值相同、因此它不输出奇数字段和偶数字段。