• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 407 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 66AK2H14：处理器的时钟输入计划

admin
Guru**** 2582405 points
Other Parts Discussed in Thread: 66AK2H14, CDCM6208

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/594819/66ak2h14-clock-input-plan-for-processor

器件型号：66AK2H14
主题中讨论的其他器件： CDCM6208

您好！

我在单个板上使用五个66AK2h14处理器。 对于为每个处理器计时、我有计划的时钟输入、如下图所示。  

请仔细阅读、并说明是否有其他方法为所有处理器计时、同时降低 BOM 成本、减少组件数量和减小尺寸。

提前感谢。

此致、

Madhu。

  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    马德胡

    KeyStone II 器件的时钟输入需要干净的低抖动时钟源。 将单个时钟驱动器路由到多个时钟输入会增加会使时钟完整性失真的反射。 如果您对多个时钟输入使用相同的频率、则可以使用时钟分配部件、但您必须只有一个时钟输入连接到输出驱动器。 有关时钟树建议、请参阅图18时钟扇出- Keystone2硬件设计指南中的多个 DSP。

    www.ti.com/.../sprabv0.pdf

    此致、
    SENTHIL
  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    感谢您的回复。

    如初始邮件中的两个图像所示、所有7个时钟输入都由中继器的单独输出提供。 对于每个中继器、输入将由 CDCM6208的单独输出引脚提供。
    TI 建议将 CDCM6208用于 KeyStone 处理器。 但是、是否建议在 CDCM620和处理器之间使用 SN65LVDS 时钟中继器？

    此致、
    Madhu。
  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    马德胡

    硬件设计指南中不建议使用时钟中继器。

    此致、
    SENTHIL
  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    是的、硬件设计指南不建议使用时钟中继器。
    但为了优化成本和 PCB 尺寸、我计划使用它。 可以用吗？
    这是否会影响处理器的性能？

    此致、
    Madhu。
  • 0
    TI__Guru**** 2582405 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    马德胡

    我们尚未使用中继器验证时钟架构。 您可以在硬件设计指南中找到经过验证的时钟架构。 当您使用不同的时钟方案时、您可能会遵守所有时钟要求、并且该方案应该是干净的、低抖动。

    此致、
    SENTHIL