This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 66AK2H14:未使用 SyncE 时的 TSREFCLKN 时钟输入要求

Guru**** 2587345 points
Other Parts Discussed in Thread: 66AK2H14

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/594771/66ak2h14-tsrefclkn-clock-input-requirement-when-synce-is-not-used

器件型号:66AK2H14

您好!

在涉及66AK2H14器件的设计中、我使用的是 SGMII 接口、而不是 SyncE。

在本例中、请告诉我是否需要连接 TSREFCLKN。

此致、

Madhu。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    请参阅 KeyStone II 器件硬件设计指南(www.ti.com/.../sprabv0.pdf)中的第6.4节以太网、第6.4.4小节未使用的 SGMII 引脚要求。 还应考虑原理图检查清单(processors.wiki.ti.com/.../Keystone_Multicore_Device_Family_Schematic_Checklist)中的建议。

    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Yordan、您好!

    感谢您的回复。

    当不使用 SyncE 但使用 SGMII 时、是否有必要为此引脚提供任何输入时钟?

    此致、
    Madhu。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    如果您不使用 SyncE、那么您不需要 TSREFCLKN、因此您应该遵循硬件设计指南第6.4.4节"未使用的 SGMII 引脚要求"和第3.3节"未使用的时钟输入"中的建议:
    www.ti.com/.../sprabv0.pdf)


    此致、
    Yordan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    感谢您的回复。

    此外、如果 CORECLKSEL=1、并且 AIF 未被使用、是否需要将任何输入连接到 SYSCLK?
    根据数据表、该时钟仅用于这两个目的、但我想确认一次。

    此致、
    Madhu。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    马德胡

    当 CORECLKSEL=1时、ALTCORECLK 被用来为内核 PLL 计时。 在这种情况下、建议将 SYSCLK 输入连接到静态状态。

    此致、
    SENTHIL
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    "建议将 SYSCLK 输入连接到静态状态。"

    静态状态表示秒中所述的连接 3.3的 SPRABV0、对吧?

    此致、
    Madhu。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    请参阅硬件设计指南中的第3.3节未使用的时钟输入。

    此致、
    SENTHIL