• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 880 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA622C-Q1：RMII 模式下的以太网- 50MHz 参考时钟

admin
Guru**** 2587345 points
Other Parts Discussed in Thread: DRA622C-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/593438/dra622c-q1-ethernet-in-rmii-mode---50mhz-reference-clock

器件型号：DRA622C-Q1

您好！

我在正确的以太网连接方面遇到问题。 PHY I use 具有到 J5Eco 的 RMII 连接。 连接已建立、但相当不稳定、存在大量错误。

它似乎与 Sitara - https://e2e.ti.com/support/arm/sitara_arm/f/791/p/262854/921662中描述的问题相同 

问题-是否可以禁用内部 J5Eco 时钟？  解决方案、请参阅 http://www.ti.com/lit/er/sprz360i/sprz360i.pdf 

此外、正如我在 DRA62x 参考手册中所读的、应该可以使用  GMII_SEL 中的 RMIIx_IO_CLK_EN 位(可能与 Sitara 相同)、但  在 GMII_SEL 寄存器说明中没有有关 RMIIx_IO_CLK_EN 的信息。 设置位6和位7没有帮助、它们似乎是只读的。

  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Andrzej、

    我已将您的问题转交给一位专家。

    此致、
    Yordan
  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

       对于 J5Eco、在 GMII_SEL 中似乎没有 RMIIx_IO_CLK_EN。 唯一的可能性是在 RMII_REFCLK_SRC 寄存器中设置 REFCLK_SOURCE 位。

  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Andrzej、

    您是否通过使用示波器来检查它是否是时钟冲突？

    这将节省您的时间、您将能够继续进行调试。

    此外、我觉得您遇到的症状与您所提到的主题/中的症状不同

    此致、

    STAN

  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Andrzej、

    是否使用 J5Eco EZSDK 5.05.01.10？ 查看以下 wiki 页面是否将提供有关 RMII 模式设置的帮助：

    processors.wiki.ti.com/.../TI81xx_PSP_Porting_Guide

    "是否可以禁用内部 J5Eco 时钟？"

    您是要禁用内部50MHz 时钟并改用 EMAC_RMREFCLK 引脚吗？ 请参阅 J5Eco TRM、第2.3.5节 SERDES 和以太网时钟结构

    此致、
    帕维尔
  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    J5Eco TRM 中存在误导性信息：
    "4.2.2以太网交换机 RMII 时钟详细信息
    (笑声)
    该操作由控制模块中的 GMII_SEL[RMIIx_IO_CLK_EN]字段控制..."

    但在 GMII_SEL 寄存器中没有 RMIIx_IO_CLK_EN ...
    请参阅"3.2.33 GMII_SEL 寄存器(偏移= 650h)[复位= 0h]"

    禁用内部时钟的唯一方法是通过"RMII_REFCLK_SRC 寄存器中的 REFCLK_SOURCE 位"(正如我已经布置的那样)。
  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    [引用 user="Andrzej Polanski16">J5Eco TRM 中存在误导性信息：
    "4.2.2以太网交换机 RMII 时钟详细信息
    (笑声)
    该操作由控制模块中的 GMII_SEL[RMIIx_IO_CLK_EN]字段控制..."

    但在 GMII_SEL 寄存器中没有 RMIIx_IO_CLK_EN ...
    请参阅"3.2.33 GMII_SEL 寄存器(偏移= 650h)[复位= 0h]"[/quot]

    这似乎是 TRM 错误。 您可以通过"提交文档反馈"按钮提交 TRM 更新。

    [引用 user="Andrzej Polanski16"]禁用内部时钟的唯一方法是通过"RMII_REFCLK_SRC 寄存器中的 REFCLK_SOURCE 位"(正如我已经发布的那样)。

    是的、这在 TRM 第2.3.5节中进行了说明(正如我已经发布的那样)。 您是否希望在两个位置(两个寄存器)提供此内部时钟选择？ 如果是、为什么？  RMII_REFCLK_SRC[0] REFCLK_SOURCE 位应该足够了。 为什么需要多一个寄存器来执行此操作？

    此致、
    帕维尔

  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我不希望在两个地方出现这种情况。 我只是对 TRM 中的信息感到困惑。

    此致、
    Andrzej

    P.S. 我已经把它发布了：)
  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Andrzej、

    您是否曾使用示波器检查您所见线程中的时钟冲突问题？

    如果不是、您将无需禁用 J5的时钟、或者以某种方式为您提供线索。

    此致、

    STAN

  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、因为我怀疑它是时钟冲突。 现在工作正常。
    感谢你的帮助。

    此致、
    Andrzej
  • 0
    TI__Guru**** 2587345 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    当问题得到解决时、我将关闭此主题。

    此致、
    Mariya