This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的香榭丽舍
在 TI RTOS 处理器 SDK 中、是否可以同时访问不同内核的外设?
例如、我想知道在 DSP 访问 TI RTOS 中的 UART0时、ARM-Cortex-A15内核是否可以同时访问 UART1。
谢谢、此致、
SI
Si、
是的、可以同时访问来自不同内核的外设、正如您在示例 ARM Cortex A8访问 UART1和 DSP 访问不同的 UART 实例时所指定的那样、并对电路板库进行了一些修改。
我们最近在 AM572x GP EVM 上实施了此功能、供客户使用。 在 AM572x GP EVM 的当前 SDK 中、ARM Linux 和 DSP/M4 RTOS 均配置为向 UART3发送 UART 日志消息、因为 U20具有缓冲器(U20)和调试接头(P10)、 允许通过 FTDI USB 转串行电缆将该端口连接到串行终端。如果需要为 DSP/M4再添加一个调试 UART 端口、则可以使用连接到 P17连接器引脚10和9的 AM572x UART9 RXD 和 TXD 引脚。 您需要添加缓冲区和标头才能连接到 UART9端口。
我们决定对 ARM Linux 使用 UART3、并决定对 RTOS 使用 UART 实例。 要在 RTOS 中使用 UART9、您需要在 board_cfg.h 中更改 Board_UART_Instance 定义以更改端口号、然后通过向 evmAM572x_clocks.c 添加以下代码来启用 UART9时钟
CSL_FINST (l4PerCmReg -> CM_L4PER2_UART9_CLKCTRL_REG、 L4PER_CM_CORE_COMPONENT_CM_L4PER2_UART9_CLKCTRL_REG_MODULEMODE、ENABLE); while (CSL_L4PER_CM_CORE_COMPONENT_CM_L4PER2_UART9_CLKCTRL_REG_IDLEST_FUNC!= CSL_FEXT (l4PerCmReg -> CM_L4PER2_UART9_CLKCTRL_REG、 L4PER_CM_CORE_COMPONENT_CM_L4PER2_UART9_CLKCTRL_REG_IDLEST);
此外、请确认、UART9的 pinmux 已经在电路板库(boardPadDelayInit.c)中完成。 如果您需要除该文件中配置的 UART (UART3、8、9、10)之外的任何其他 UART、则需要确认默认的 pinmux 设置至少为该 UART 实例启用 RX 和 TX 引脚。
/* Aa3 - UART9上的 UART9 - uart9_RxD */ {0x1744、0x60003、{0x0、0}、 {0x0、0、0}、{0x0、0、 0}}}、 // UART9 - AB9 - UART9上的 uart9_TXD */ {0x1748、0x00003、{0x0、0}、 {0x0、0、0}、{0x0、0、 0}}、
希望此输入能提供一些见解。
此致、
Rahul