主题中讨论的其他器件:TPS51200
第17页、共页
KeyStone 器件的 DDR3设计要求如下:
所有基准电压的直流电压容差和交流噪声限制都很好
在适用的 JEDEC 标准(第129页、JESD79-3C)中定义。 严格符合
这些限制对于确保 DDR3 SDRAM 的正常功能非常重要
接口。 Vref 容差为・}1%或 VDD/2・1%、相当于
0.7425V–0.757575V。为了实现这一严格的容差、建议使用(使用
标准电阻分压器网络)、使用容差优于1%的组件。
但在查看数据表时
SPRS814C–2012年3月–2016年5月修订
PG 36对于器件、其读数为:
VREFSSTL DDR3参考电压0.49×DVDD15 0.5×DVDD15 0.51×DVDD15V
数据表提供了更多放宽要求的元!
我想我在某处读到数据表将其他文档放在了一起... 我使用的 TPS51200终端电源可提供 0.75V 正负15mV 的电压容差、符合数据表要求、但不符合 其他文档要求....
TPS51200是否可以使用?