[参考译文] TMS320C6746：OSCIN 大于30MHz

您好、Robert、

我已将此内容转发给硬件设计专家。 他们的反馈应发布在此处。

BR
Tsvetolin Shulev

Randy、

感谢您的回复。 这个请求的底线是为了方便 TMS320C6746与 TLV320AIC3254编解码器配合使用的10kHz 采样率。 6746上的 McASP 通过 AHCLKX 线为编解码器提供主控位时钟。 建议编解码器进行128倍过采样、然后再有两个分频器来尝试获得所需的采样率：

编解码器采样率= AHCLKX /(128 * NADC * mAdc)

根据该公式、我们无法从 McASP 中获得足够高的 AHCLKX、并且希望使用30MHz 或更低的 OSCIN/晶振恰好达到10kHz。

McASP AHCLKX 由 PLL0_AUXCLK 驱动、这是一个到 OSCIN 频率的直接连接、所以永远不能高于这个值(HCLKXDIV 和 HCLKRDIV 的值为0)。 如果有某种方法可以从 OSCIN 将其乘以、我们就不需要更高的晶体。

这将用于实际产品开发、但需考虑预期的客户使用情况和环境变化、因此根据您提供的注意事项、我们不会面临超出规格的风险。 因此可能会放弃10kHz 编解码器采样率。

如果您可以在上述逻辑中看到任何缺陷、或从其他角度来完成此操作、请告知。

Robert

Robert、

您能否为 McASP 提供外部输入时钟？

此致、
RandyP

Randy、Prabhu、

感谢您的回复和外部时钟建议。  我认为这不是一个选择、但明天必须与我的硬件工程师进行检查以确认。  请参阅以下评论。

[引用用户="Rahul Prabhu"]

Robert、

如果 AIC 编解码器是从器件并且 McASP ACLKX 驱动采样率。

[/报价]

McASP AHCLKX 驱动编解码器上的 MCLK。

[引用用户="Rahul Prabhu"]

您的描述不完整您最终需要达到的比特率是多少？

[/报价]

可以对任何比特率进行分频、以从 TLV320AIC3254获得10kHz 采样率。  根据我上次的答复、在编解码器上、它定义如下：

  采样率= MCLK /(AOSR * NADC * mAdc)

其中强烈建议 AOSR 为128。  对于任何频率为30MHz 或更低的 C6746晶体、我无法实现10kHz 的频率。  在32MHz 频率下、我可以将 McASP 上的 HCLKXDIV 和 HCLKRDIV 设置为24、从而使 AHCLK 为1.28MHz。  当 AGSR = 128且 NADC 和 mAdc = 1时、我们得到10kHz。

[引用用户="Rahul Prabhu"]

McASP 是主器件驱动时钟还是从器件接收编解码器的时钟？

[/报价]

被您的问题弄糊涂了、但如前所述、McASP AHCLKX 驱动编码 MCLK。  我认为、这将是 McASP 作为主器件、而编解码器作为从器件。

[引用用户="Rahul Prabhu"]

查看(AHCLKXCTL)这将使您能够从外部源而不是使用 PLL0_AUXCLK 来获得 AHCLKX。

[/报价]

好的、是的、我已经看到了这一点。  但是、正如前面提到的、我认为此时不能使用外部源。  我们的 C6746目标已采用 PCB 格式、从时间和复杂性的角度来看、可能不支持这种变化级别。  但是、由于 PCB 更改容易得多、因此支持更换晶体。

[引用用户="Rahul Prabhu"]

我强烈建议您查看我们在此处提供的交互式时钟 spreedsheet、并对您的用例进行仿真。
processors.wiki.ti.com/.../AM18xx

该 spreedsheet 中有一个 McASP 选项卡、可帮助可视化寄存器设置和 McASP 时钟。

[/报价]

我下载并检查了该电子表格、但没有看到 McASP 的选项卡。  但我理解您对 SPRUGM7D (2010年4月)第7.3.6节的看法。  虽然这是 OMAP-L138、但它是相同的时钟和 McASP、并且是我见过的唯一一个讲 PLL0_AUXCLK 的地方、它是 TX/RX 参考时钟的输入(也讨论了外部选项)

[引用用户="Rahul Prabhu"]

n`t 您无法从 PLL0_AUXCLK 中生成足够高的 AHCLKX、您也可以选择从外部源获取时钟、您可以进行探索。

[/报价]

对、但我们可能不会选择它。  但感谢您的建议。  欢迎提出任何其他意见/建议。

此致、

Robert

[引用用户="Robert56682"]

Rahul Prabhu

我强烈建议您查看我们在此处提供的交互式时钟 spreedsheet、并对您的用例进行仿真。
processors.wiki.ti.com/.../AM18xx

该 spreedsheet 中有一个 McASP 选项卡、可帮助可视化寄存器设置和 McASP 时钟。

[/报价]

我在该网站链接中找到了您提到的带有 McASP 选项卡的速度表。  但似乎只是确认我已经知道和计算出的内容；) 问题仍然存在。

此致、

Robert

在与我的硬件工程师交谈后、我们确认此时为 McASP 提供外部时钟不会是一个微不足道的变化。 但是、我们将继续研究/考虑这个问题。 外部时钟需要由 C6746本身生成、因此我必须查看处理器上是否有资源来获取我所讨论的时钟速率类型、即1.28MHz 的倍数。 如果有任何人有任何想法、他们会很感激、否则我会将此主题标记为已回答、就像原始问题一样(强烈建议不要使用超过30MHz 限制的晶体)。

谢谢、
Robert

[引用 USER="Cvetolin Shulev-XID]Hi Robert、

我已将此内容转发给硬件设计专家。 他们的反馈应发布在此处。

BR
Tsvetolin Shulev

[/报价]

您好！

如果您确实听到硬件设计专家的反馈，请发表他们的反馈... 仍然对此感兴趣。

谢谢、

Robert

Robert、

此器件规格范围内的另一个选项是19.2MHz。 我正在与我们的系统团队核实是否存在与此 OSCIN 值相关的任何风险、但本文中提到了您可能需要考虑的问题。
processors.wiki.ti.com/.../C674x_crystal_and_pll_frequencies

请查看 USB 和以太网的注意事项、并告知我们这是否适用于您的设计。

此致、
Rahul

[引用 user="Rahul Prabhu"]Robert、

此器件规格范围内的另一个选项是19.2MHz。 我正在与我们的系统团队核实是否存在与此 OSCIN 值相关的任何风险、但本文中提到了您可能需要考虑的问题。
processors.wiki.ti.com/.../C674x_crystal_and_pll_frequencies

请查看 USB 和以太网的注意事项、并告知我们这是否适用于您的设计。

此致、
Rahul

[/报价]

您好！

我看不到19.2MHz 是如何提供10kHz 采样率的。  我们涉及四个分频因子

  1. HCLKDIV (HCLKRDIV 和 HCLKXDIV)从 McASP 获得 AHCLK、McASP 是编解码器的主比特率。  AHCLK =[ OSCIN/( HCLKDIV+1 )]

  2.编解码器上的 AOSR、建议始终为128

  3.编解码器上的 NADC

  4.编解码器上的 mAdc

综合运用：

  采样率= OSCIN /[(HCLKDIV + 1)* 128 * NADC * mAdc ]

我无法从这个公式中得到10kHz、19.2MHz。

如果您这样做、请提供建议。

Robert

你(们)好，Rahul
已将此主题转发给我，我正在再次确认 Rahul 和 Randy 所提到的内容(我相信您正在寻找有关此主题的最终确认)- 32MHz 超出数据表规格，未经测试，从未被任何客户使用，因此我们无法支持或认可它。

我希望您可以使用外部时钟或进一步找出音频转换器专家提供的潜在解决方案、您可能会找到替代解决方案。

另请注意、我们不建议使用 CLKOUT 作为时钟源、如原理图检查清单中所述

processors.wiki.ti.com/.../_AM1x_Schematic_Review_Checklist

此致
Mukul

[引用用户="Rahul Prabhu"]

在上一篇文章中、您提到您希望从 SOC 的角度将采样率设置为1.28MHz 的倍数。 19.2MHz 时钟可分频为1.28MHz 和3.84MHz。 这就是我们使用 AIC31xx 编解码器在 EVM 上以48或44.1kHz 采样率采样音频的方式。

[/报价]

我错过了这个、19.2可以被分频以获得所需的10kHz 采样额定值：

振荡器	19200000
CLKRDIV	1
HCLKRDIV	14.
AHCLKX	1280000
ACLKX	640000
AFSX	10000
NADC	1
m 可调	1
AOSR	128
采样速率	10000

但是、我必须确认、使用该时钟、我们可以针对目标上的所有其他内容达到我们的时钟规格。

[引用用户="Rahul Prabhu"]

我不是 AIC 编解码器专家、但我在配置 AIC31xx 编解码器时的理解是、当编解码器被配置为从器件时、它使用主器件的位时钟作为采样率。 仅当 AIC 是时钟主控并且驱动主时钟(使用一个外部晶振)时、才应用 mAdc、NADC 和 AOSR。 请在音频转换器论坛上确认这一理解。

[/报价]

摘自 SLAA408A、 TLV320AIC3254应用参考指南：

"总之、直接取自系统时钟源或内部 PLL、除以 mAdc、NADC 和 AOSR 的 Codec_CLKIN 必须等于 ADC 采样率 ADC_OR FS。 。
CODE_CLKIN 时钟信号与 DAC 时钟生成块共享。 CODE_CLKIN = NADC * mAdc * AOSR * ADC_FS"

因此，在实践中，没有一个被理解和确认的主/从概念。  它只需获取输入时钟源(在我的情况下为 McASP AHCLK)、并始终将其除以 NADC、mAdc 和 AOSR。

谢谢、

Robert

[引用用户="Mukul Bhatnagar"]Hi Rahul
已将此主题转发给我，我正在再次确认 Rahul 和 Randy 所提到的内容(我相信您正在寻找有关此主题的最终确认)- 32MHz 超出数据表规格，未经测试，从未被任何客户使用，因此我们无法支持或认可它。

[/报价]

明白了、谢谢。

Robert

感谢您为我们提供 AIC32xx 方面的观点。 如果您需要有关此问题的任何进一步帮助、请告知我们。
请在确认时钟规格时关闭此问题。

Robert
我们将检查产品组通常不会对此有很好的数据，因为我们在制作电路板(EVM 设计后)方面的业务不是很集中。

客户社区在这里可能会更好地解决这一问题。

19.2MHz 广泛用于这些器件、这些器件用于便携式移动无线电空间、但大多数客户都有外部时钟源(而不是晶体)。
还请注意、在晶体与外部振荡器之间进行选择时、请记住"2.1.4系统级 ESD 抗扰度使用说明"使用说明。

此致
Mukul